三分频电路Verilog设计

三分频用两个在不同的时钟沿的序列发生器来构成一个3分频信号：

`timescale 1ns/10ps
module div_3(clkin,clkout1,clkout2,clkout3);
input clkin;
output clkout1,clkout2,clkout3;
reg [1:0] step1,step0;
always @(posedge clkin)
begincase(step0)2'b00: step0 <= 2'b01;2'b01: step0 <= 2'b10;2'b10: step0 <= 2'b00;default: step0 <= 2'b00;endcase
end
always@(negedge clkin)
begincase(step1)2'b00: step1 <= 2'b01;2'b01: step1 <= 2'b10;2'b10: step1 <= 2'b00;default: step1 <= 2'b00;
endcase
end
assign clkout1 = step0;
assign clkout2 = step1;
assign clkout3 = ~(step0|step1);
endmodule

测试程序如下：

module div_2_tb();
reg clkin;
wire clkout1,clkout2,clkout3;
div_3 wt (.clkin(clkin),  .clkout1(clkout1),.clkout2(clkout2),.clkout3(clkout3));initial
beginclkin = 0;
endalwaysbegin#10 clkin = ~clkin;endendmodule

三分频电路Verilog设计相关推荐

设计占空比为50%的三分频电路
设计占空比为50%的三分频电路时序图工具 {signal: [ {name: 'clk', wave: 'P-P-'}, {name: 'clk1', wave: 'H.LH.LH.L'}, {na ...
题目：用Verilog实现三分频电路，要求输出50%占空比。
题目:用Verilog实现三分频电路,要求输出50%占空比. module Div_three(input clk,input rst_n,output div_three ); reg [1:0] ...
一、verilog编写三分频电路
1.目标:使用verilog编写三分频电路,要求占空比大小为50%. 2.方法:分别使用上升沿和下降沿计数cnt_p以及cnt_n,并且计数从0到N-1(N为分频的次数,此时为3):分别对clk_p以 ...
【4分频电路 -verilog】
分频器介绍分频器是指使输出信号频率为输入信号频率整数分之一的电子电路.在许多电子设备中如电子钟.频率合成器等,需要各种不同频率的信号协同工作,常用的方法是以稳定度高的晶体振荡器为主振源,通过变换得到 ...
FPGA三分频电路的实现
最近刚开始学习FPGA,准备使用verlog实现一些分频电路,偶数倍分频比较好操作,奇数倍分频相对来说要复杂一点点,我在网上查阅了一些资料,我来用我自己的话总结下. 1.最简单最好理解的实现(不推荐) ...
8分频verilog线_七、八分频电路Verilog源代码
八分频模块文件: module div8(clk_i,clk_o,reset); parameter DIV_N = 8; input clk_i; input reset; output clk_ ...
二分频电路Verilog设计
2分频电路设计 `timescale 1ns/10ps module div_2(clk,rst,out); input clk,rst; output out;reg q; always@(pose ...
8分频verilog线_[转载]七、八分频电路Verilog源代码
八分频模块文件: module div8(clk_i,clk_o,reset); parameter DIV_N = 8; input clk_i; input reset; output clk_ ...
三分频的Verilog实现

三分频电路Verilog设计

三分频电路Verilog设计相关推荐

最新文章

热门文章