如何保存ISE综合后的RTL schematic为pdf

2013-06-23 20:50:10

代码进行综合后，可以得到一个ngr文件，在ISE中打开该文件可以打开RTL schematic，这样每次要查看RTL schematic都必须打开ISE，比较麻烦，如何不通过ISE打开RTL schematic呢？

之前查了很多资料都没找到，最近学习planahead，发现通过planahead的RTL schematic可以将其导出为pdf文件，非常方便，如下选择save as pdf file，就会唐初一个对话框，提示保存的路径：

（注意只能在planahead中操作）

转载于:https://www.cnblogs.com/youngforever/p/3151559.html

如何保存ISE综合后的RTL schematic为pdf相关推荐

对时序逻辑电路采用不同描述方式，ISE综合出来的电路（RTL Schematic）比较（以模5计数器为例）
目录前言行为级描述 Verilog HDL设计代码为: ISE综合 RTL Schematic Technology Schematic 状态机描述状态转移图 Verilog HDL代码测试文件 ...
用移位寄存器实现边沿检测（功能仿真及ISE综合）
目录边沿检测这是如何实现的呢? 下面给出Verilog HDL代码: 给出测试代码: 在Modelsim进行功能仿真: ISE中进行综合得到RTL Schematic: 边沿检测顾名思义,就是检 ...
RTL Schematic 与 Technology Schematic的区别？
在用ISE设计FPGA电路时,对Verilog HDL语言描述的电路经过综合,得到两种不同的原理图表现形式: 由ISE的界面,可见分别为:RTL Schematic与Technology Schema ...
模6计数器以及模10计数器（Verilog HDL语言设计）（Modelsim仿真与ISE综合）
目录前言模6计数器 Verilog HDL语言描述测试文件仿真电路图 RTL Schematic Technology Schematic 模10计数器 Verilog HDL语言描述测试文 ...
ERROR: Unable to launch the RTL Schematic process. The input NGR file, Can not fnd the module的解决方法
我今天的verilog程序语法检测已通过,在综合时先后如下错误提示: 错误1: "ERROR: Unable to launch the RTL Schematic process. The ...
Vivado RTL Schematic两种寄存器
使用CE 和使用MUX进行选择 eg module module_name(clk ,rst_n ,judge,// en_data,// not_en_data,,//其他信号,举例doutdout ...
Modelsim下进行功能仿真没问题，可是在ISE综合报错，如何解决？
2018/08/29更新:Verilog HDL语言设计规范中讲到:一个reg变量只能在一个always语句中赋值,下面的问题就违反了这个原则. 更多规范见我的另一篇博文:Verilog HDL 使用 ...
【Vivado使用】从0开始综合后生成门级网表
1.创建工程 vivado界面介绍源码视图,加号添加文件.Design Sources 为设计源文件, Constraints 约束文件,Simulation Sources 仿真文件工艺流程视图 ...
Vivado 综合后工程
Vivado支持多种类型(3种:RTL/post-synthesis/io-plan)工程,当创建Post-Synthesis (门级)工程时,需要注意: 大概是5种类型的输入文件:1,struct ...
如何防止ISE综合时信号不被优化掉
我在XST综合时,未接输出端口的寄存器被优化掉了, 如何防止ISE综合时你想抓取的信号不被优化掉: 1.右键synthesis,在综合选项里将keep hierarchy选择YES ,或者选择sof ...

如何保存ISE综合后的RTL schematic为pdf

如何保存ISE综合后的RTL schematic为pdf相关推荐

最新文章

热门文章