【Vivado使用】从0开始综合后生成门级网表

1、创建工程

vivado界面介绍

源码视图，加号添加文件。Design Sources 为设计源文件， Constraints 约束文件，Simulation Sources 仿真文件

工艺流程视图。用的多的为图中红色 SIMULATION 仿真，可以做行为仿真和综合后仿真；RTL ANALYSIS RTL代码分析，转换成门电路原理图；SYNTHESIS 综合，将硬件描述语言转换成原理图；IMPLEMENTATION 实现，设计流程中的后端设计（布局布线）并生成可烧录的bit流文件。

2、编写RTL代码 Verilog

创建Verilog文件

编写Verilog代码

module yihuo(input  x1,input  x2,output f);assign f=(x1 & ~x2) | (~x1 & x2);
endmodule

3、RTL 分析

得到门级电路原理图

4、综合

综合后打开综合后的电路图

右上角选择debug模式即可看到原理图

5、生成网表

Settings 为full

在下方Tcl Console中输入指令

导出空壳引脚描述文件，输出文件名随意（路径注意是 / ）
write_verilog -mode synth_stub D:/Vivado/test/netlist/yihuo.v
需要用以调用仿真
write_verilog -mode funcsim D:/Vivado/test/netlist/yihuo2.v导出综合后的网表文件。1、不含Xilinx IP
write_edif D:/Vivado/test/netlist/yihuo3.edf2、包含Xilinx IP
write_edif -security_mode all D:/Vivado/test/netlist/yihuo4.edf
这里由于没有引入IP核  yihuo3.edf和yihuo4.edf是一样的文件

生成文件展示

6、使用生成的网表仿真

新建项目，导入edf和.v文件只需要yihuo.v和yihuo3.edf

创建testbench并例化yihuo模块，同时将yihuo3.edf删除并改名为yihuo.edf后重新导入（之前的失误，文件得与module名字绑定）

RTL分析，可以看到之前的模块是能够被读取出来的，然后进行综合

OVER

【Vivado使用】从0开始综合后生成门级网表相关推荐

Vivado生成及仿真网表文件
Vivado生成及仿真网表文件 1- 将子模块设置为顶层模块 - 右键Set as top 2-将该顶层模块设置综合属性 Options中将-faltten_hierarchy设置为full属性(意思 ...
DC综合后处理（查看生成的网表和报告）
[转载]DC综合后处理 - Thomas的文章 - 知乎,作者:IC_learner, https://zhuanlan.zhihu.com/p/161061612 概述前面也讲了一些综合后的需要进 ...
Vivado IP的两种综合方式：Global 和 Out-Of-Context
在最新的Vivado的版本中,定制IP的时候,会有一个综合方式的选择,如下图所示.可以看到一种叫做"Global",一种叫"Out-Of-Context (OOC)&qu ...
Vivado使用心得（一）Vivado IP的两种综合方式：Global 和 Out-Of-Context
在最新的Vivado的版本中,定制IP的时候,会有一个综合方式的选择,如下图所示.可以看到一种叫做"Global",一种叫"Out-Of-Context (OOC)&q ...
Calibre xRC生成spectre后仿网表流程
准备pex规则文件根据所使用工艺,选择pdk提供的pex规则文件,这一步可能大家使用的工艺不一样,相应的规则文件也不同,我以SMIC 55LL作一个说明: SMIC 55LL的pex规则文件厂家并没 ...
使用Quartus将用户模块封装成网表文件：Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件（上）
前面一篇文章介绍了Xilinx FPGA平台下如何封装用户的源代码,形成网表文件的操作教程,具体见: 使用Vivado将包含Xilinx IP的用户模块封装成网表文件(也适用不包含Xilinx IP的 ...
使用Quartus将用户模块封装成网表文件：Quartus17.0及之前版本.qxp文件、Quartus17.1及之后版本.qdb文件(下)
Xilinx FPGA平台下如何封装用户的源代码,形成网表文件的操作教程,具体见: 使用Vivado将包含Xilinx IP的用户模块封装成网表文件(也适用不包含Xilinx IP的用户模块) Alt ...
基于ISE的网表生成与使用
网表的生成与使用网表的生成步骤一生成网表 1.如图所示是一个完整的工程,一个top层和一个例化的子函数 2.首先是把准备转化为网表的层设为顶层文件,如下图 3.按下图操作进入synthesize的 ...
quartus生成qdb文件_（原创）详解Quartus导出网表文件：.qxp和.vqm
当项目过程中,不想给甲方源码时,该如何?我们可以用网表文件qxp或者vqm对资源进行保护. 下面讲解这两个文件的具体生成步骤: 一.基本概念 QuartusII的qxp文件为QuartusII Exp ...

【Vivado使用】从0开始综合后生成门级网表

1、创建工程

vivado界面介绍

2、编写RTL代码 Verilog

3、RTL 分析

4、综合

5、生成网表

6、使用生成的网表仿真

【Vivado使用】从0开始综合后生成门级网表相关推荐

最新文章

热门文章

【Vivado使用】从0开始 综合后生成门级网表

1、创建工程

vivado界面介绍

2、编写RTL代码 Verilog

3、RTL 分析

4、综合

5、生成网表

6、使用生成的网表仿真

【Vivado使用】从0开始 综合后生成门级网表相关推荐

最新文章

热门文章

【Vivado使用】从0开始综合后生成门级网表

【Vivado使用】从0开始综合后生成门级网表相关推荐