用移位寄存器实现边沿检测（功能仿真及ISE综合）

边沿检测

这是如何实现的呢？

下面给出Verilog HDL代码：

给出测试代码：

在Modelsim进行功能仿真：

ISE中进行综合得到RTL Schematic：

边沿检测

顾名思义，就是检测一个信号的边沿，当信号上升沿或下降沿到来时，获取一个脉冲信号。

时序图如下图：

这是如何实现的呢？

下面给出分析过程：

如下图：

d0为输入信号D延迟1拍得到的信号，同理d2是输入信号D延迟2拍得到的信号，上图同时给出了d0和D的取反信号。

可以发现：

原始信号与延迟一拍的信号 d0 的反向信号相与，就是上升沿脉冲；

而原始信号取反，然后与延迟一拍信号d0相与就是下降沿脉冲。

如果担心采样不稳定，可以利用延迟两拍的 d1 信号进行相与。如果担心不定态，还可以将脉冲信号进行锁存。

下面给出Verilog HDL代码：

//脉冲检测
module dff(clk, D, reset, D_falling_edge, D_rising_edge);input clk;
input D;
input reset;
output D_rising_edge,D_falling_edge;reg d0;
reg d1;
reg Q;always @(posedge clk or negedge reset)
beginif(!reset)begind0 <= 1'b0;d1 <= 1'b0;Q <= 1'b0;endelsebegind0 <= D;d1 <= d0;Q <= d1;end
endassign D_falling_edge = d0 & (~D);
assign D_rising_edge = (~d0) & D;endmodule

给出测试代码：

//测试文件
module dff_tb;
reg D;
reg clk;
reg reset;
wire D_falling_edge, D_rising_edge;always
begin#10 clk = ~clk;
endinitial
beginclk = 1'b0;reset = 1'b0;D = 1'b0;#30 reset = 1'b1;#30 D = 1'b1;#80 D = 1'b0;enddff u1(.clk(clk), .reset(reset), .D(D), .D_falling_edge(D_falling_edge), .D_rising_edge(D_rising_edge));endmodule

在Modelsim进行功能仿真：

ISE中进行综合得到RTL Schematic：

这个原理图我们是可以看懂的，RTL Schematic就是寄存器传输级电路原理图，它是由各门电路组成，通过看RTL图可以初步验证自己的HDL描述是否正确。

参考文献：http://www.elecfans.com/emb/fpga/20180415662221.html

用移位寄存器实现边沿检测（功能仿真及ISE综合）相关推荐

模6计数器以及模10计数器（Verilog HDL语言设计）（Modelsim仿真与ISE综合）
目录前言模6计数器 Verilog HDL语言描述测试文件仿真电路图 RTL Schematic Technology Schematic 模10计数器 Verilog HDL语言描述测试文 ...
边沿检测 Verilog
1.用verilog实现1bit信号边沿检测功能,输出一个周期宽度的脉冲信号定义了一个2位的寄存器变量data_r,data_r[0]用来存储当前的状态,data_r[1]用来存储上一拍的状态每个 ...
FPGA设计心得（2）边沿检测的问题进一步说明（仿真中一定能得到上升沿的设计）
文章目录背景新检测方法旧检测方法改进旧检测方法设计介绍设计代码仿真情况仿真图最后想提出的问题同行邀请工程分享背景关于边沿检测,写过的博文也很多,不下于4篇了,当然都是学习过程 ...
FPGA之道（83）功能仿真之仿真语法（Graphic Waveform ）
文章目录前言仿真语法 Graphic Waveform 数字波形简介从实际到仿真实际系统检测软件仿真模拟 "Hello world"之Graphic Waveform 待 ...
【Verilog HDL 训练】第 06 天（边沿检测）
1. 复习verilog语法 [选做题] - reg和wire的区别寄存器数据类型 Verilog中规定,凡是在程序块中被赋值的变量,都必须是寄存器类型的.(程序块:例如always块) 这里未免还 ...
HDLBits答案(10)_D触发器、同步与异步复位、脉冲边沿检测
D触发器.同步与异步复位.脉冲边沿检测 HDLBits链接 D触发器定义: D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,触发器具有两个稳定状态,即"0"和&qu ...
【FPGA】基于OV5640的图像边沿检测
目录一项目结构 1.1 设计思路 1.2 设计流程二接口设计 2.1 摄像头配置模块 2.2 IIC_master 模块之后就进行数据采集 2.3 采集数据模块 2.4 灰度转化 2.5 ...
c语言sobel边缘检测,Sobel图像边沿检测算法的优化设计与实现
0 引言图像边沿是图像的基本特征,是图像分割.特征提取等图像分析的重要依据,目前已广泛应用于目标识别.机器视觉和运动目标跟踪等领域.现今已有多种边沿检测算法以及一些改进方式,但各种算法都有各自的优缺 ...
fpga时序逻辑（三段式状态机模板、rom实现、边沿检测）
目录 VL21 根据状态转移表实现时序电路 VL22 根据状态转移图实现时序电路 VL23 ROM的简单实现 VL24 边沿检测 VL21 根据状态转移表实现时序电路题目分析: 1.使用三段式状态机 ...

用移位寄存器实现边沿检测（功能仿真及ISE综合）

边沿检测

这是如何实现的呢？

下面给出Verilog HDL代码：

给出测试代码：

在Modelsim进行功能仿真：

ISE中进行综合得到RTL Schematic：

用移位寄存器实现边沿检测（功能仿真及ISE综合）相关推荐

最新文章

热门文章