小武学fpgastep5

时钟ip核的使用
PLL跟MMCM的区别

mmcm可以动态调正，可以输出反向等等啥的。pll不可以动态调整（简要理解）。

BUFG全局时钟
控制任何地方的时钟
CLOCK REGION bufr
局部时钟
BUFIO只能控制io口

locked拉高才输出

创建步骤1.在ipcatalog那里搜索clock往下滑找到clocking wizard

2.参数选择

colckingfeatures//（仅仅只是我的极简版理解，可能还有别的功能）
允许输出不同频率的时钟
可以知道相位
动态调整通过axi4接口协议，动态调整时钟频率（选了这个下面的AXI4才能选择）
输出延迟，稳定之后才输出

//电源优化
支持MMCM的扩频时钟
改变输出相位

jitter
性能平衡，
最小输出抖动
最大输入抖动，

3.选择输出通道，四个输出时钟。

4.注意最下面的一些选择。

locked为高才输出
powerdown 输入端口
resetyype 低电平复位，正点原子是低电平，其他的话自己设计的时候是啥就是啥。

5.调用在这里就可以选择，进行调用了。

6.创建tb文件并在simulation中进行仿真。具体就看simulation那一章.veo文件是是例化的ip核的文件

书接上章手动写约束文件定义管脚，可以将输出幅值跟管脚写在同一行注意大括号以及空格不然会导致出现问题。

小武学fpgastep5相关推荐

小武学fpgastep7
1.创建ip核.在ipcatlog那里搜索fifo,选择fifo generator 2.首先还是选择标准的接口类型,AXI4还不知道怎么用,下面注意配置成异步时钟(common clock bloc ...
小武学fpgastep6
ram的使用 1.使用ip核的步骤在ipcatlog那里搜索memory选择blockmemory genderator Dual Port ROM(双端口 ROM),这里选择 Single Por ...
小武学fpgastep3
vivado simulation使用 simulation仿真选择新建simulation文件,一般以tb为开头命名 testbench 写testbench文件首先要有一个时间刻度尺 `tim ...
小武学fpgaStep1
采用artix7-fgg484- -2 1.创建好之后可以选择添加或者创建.v文件.用verilog语言编写代码 2.然后创建约束文件(管脚约束.始终约束等) 自己写的约束文件也可以在运行了synt ...
小武学fpgaStep2
vivado ila的使用 ILA是监控内部逻辑信号和端口信号 (检测fpga出或者入的信号) VIO监控和驱动逻辑内部信号和端口信号(可以给fpga需要的信号) 步骤1左上角ip catalog选 ...
小武学fpgastep4
固化代码 1.用bin文件 tools-setting-bitstream- binfile 就可以了,烧录的时候不要烧录bit文件烧录bin文件. 2.mcs文件 128.spi*4是flash芯片 ...
《程序设计(C)》期末考试A卷
1016: 幼儿园小朋友们的难题时间限制: 1 Sec 内存限制: 128 MB 提交: 388 解决: 68 [提交] [状态] [讨论版] [命题人:yy30] 题目描述幼儿园的小朋友们一 ...
[原创]我的作品：我的迷宫小游戏Java版本
这个小游戏是我选的第二个数据结构课程设计题目,觉得很有意思,也很有挑战性,对于一个自学Java的人来说写出这个小游戏我觉得无疑是一种鼓励,呵呵呵实验题目: 随机生成一个迷宫图,迷宫大小为N*N,N预 ...
autocad自动图框_AutoCAD中的小技巧，你用过几个？
大多数人对于Autocad的功能只用到十之一二.AutoCAD中有很多小技巧,在压力容器设计中,熟练使用能够大大提高制图的效率. 这些技巧和Autocad版本无关,和Autocad的插件无关,类似于太 ...

小武学fpgastep5

小武学fpgastep5相关推荐

最新文章

热门文章