小武学fpgastep3

vivado simulation使用

simulation仿真

选择新建simulation文件，一般以tb为开头命名 testbench

写testbench文件首先要有一个时间刻度尺

`timescale 1ns / 1ps //代表每次步长为1ns精度为1ps。a7100t采用50mhz晶振。最小的一个时钟是20ns所以每次步长为1ns完全够。甚至都可以改成前面的值可以是1，10，100这种

后面的ps精度是可以变的，如果改成是1ns/1ns那么就只能延时20ns不能延时20.123ns。因为精度不够

然后需要一个initial模块代表初始状态，而后要有一个时钟周期，就需要每隔10ns取反一次就刚好20ns的时钟周期了。最后将需要仿真的模块在这里调用一下tb文件就写完了。

module tb_led();reg clk;reg rst_n;//reg [25:0]cnt;wire [1:0]led;initial beginclk=0;rst_n=0;#200 rst_n=1;endalways#10 clk=~clk;testled1 testled1s(.clk   (clk) ,.rst_n (rst_n) ,.led   (led));endmodule

运行tb文件在左边simulation，第一个行为仿真最理想状态的结果，因为没有分配管脚所以后面的时序仿真，rtl仿真暂时不能用，分配完管脚就可以了。

点击运行仿真就会有一个跟ila类似的界面，按键什么的也类似。

小武学fpgastep3相关推荐

小武学fpgastep5
时钟ip核的使用 PLL跟MMCM的区别 mmcm可以动态调正,可以输出反向等等啥的.pll不可以动态调整(简要理解). BUFG全局时钟控制任何地方的时钟 CLOCK REGION bufr 局部 ...
小武学fpgastep7
1.创建ip核.在ipcatlog那里搜索fifo,选择fifo generator 2.首先还是选择标准的接口类型,AXI4还不知道怎么用,下面注意配置成异步时钟(common clock bloc ...
小武学fpgastep6
ram的使用 1.使用ip核的步骤在ipcatlog那里搜索memory选择blockmemory genderator Dual Port ROM(双端口 ROM),这里选择 Single Por ...
小武学fpgaStep1
采用artix7-fgg484- -2 1.创建好之后可以选择添加或者创建.v文件.用verilog语言编写代码 2.然后创建约束文件(管脚约束.始终约束等) 自己写的约束文件也可以在运行了synt ...
小武学fpgaStep2
vivado ila的使用 ILA是监控内部逻辑信号和端口信号 (检测fpga出或者入的信号) VIO监控和驱动逻辑内部信号和端口信号(可以给fpga需要的信号) 步骤1左上角ip catalog选 ...
小武学fpgastep4
固化代码 1.用bin文件 tools-setting-bitstream- binfile 就可以了,烧录的时候不要烧录bit文件烧录bin文件. 2.mcs文件 128.spi*4是flash芯片 ...
《程序设计(C)》期末考试A卷
1016: 幼儿园小朋友们的难题时间限制: 1 Sec 内存限制: 128 MB 提交: 388 解决: 68 [提交] [状态] [讨论版] [命题人:yy30] 题目描述幼儿园的小朋友们一 ...
[原创]我的作品：我的迷宫小游戏Java版本
这个小游戏是我选的第二个数据结构课程设计题目,觉得很有意思,也很有挑战性,对于一个自学Java的人来说写出这个小游戏我觉得无疑是一种鼓励,呵呵呵实验题目: 随机生成一个迷宫图,迷宫大小为N*N,N预 ...
autocad自动图框_AutoCAD中的小技巧，你用过几个？
大多数人对于Autocad的功能只用到十之一二.AutoCAD中有很多小技巧,在压力容器设计中,熟练使用能够大大提高制图的效率. 这些技巧和Autocad版本无关,和Autocad的插件无关,类似于太 ...

小武学fpgastep3

小武学fpgastep3相关推荐

最新文章

热门文章