小武学fpgastep4

固化代码

1.用bin文件

tools-setting-bitstream- binfile 就可以了，烧录的时候不要烧录bit文件烧录bin文件。

2.mcs文件 128.spi*4是flash芯片决定的

在之前需要添加一段原语在约束文件里面。添加这段原语的目的主要是为了生成的 bit 流文件转换成固化文件后能够适用于 4bit 位宽 SPI 通信的 flash 器件。

set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property BITSTREAM.GENERAL.COMPRESS true [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE Yes [current_design]

一般用bin文件比较多，一下子就可以了，注意烧录的时候烧录bin文件。

小武学fpgastep4相关推荐

小武学fpgastep5
时钟ip核的使用 PLL跟MMCM的区别 mmcm可以动态调正,可以输出反向等等啥的.pll不可以动态调整(简要理解). BUFG全局时钟控制任何地方的时钟 CLOCK REGION bufr 局部 ...
小武学fpgastep7
1.创建ip核.在ipcatlog那里搜索fifo,选择fifo generator 2.首先还是选择标准的接口类型,AXI4还不知道怎么用,下面注意配置成异步时钟(common clock bloc ...
小武学fpgastep6
ram的使用 1.使用ip核的步骤在ipcatlog那里搜索memory选择blockmemory genderator Dual Port ROM(双端口 ROM),这里选择 Single Por ...
小武学fpgastep3
vivado simulation使用 simulation仿真选择新建simulation文件,一般以tb为开头命名 testbench 写testbench文件首先要有一个时间刻度尺 `tim ...
小武学fpgaStep1
采用artix7-fgg484- -2 1.创建好之后可以选择添加或者创建.v文件.用verilog语言编写代码 2.然后创建约束文件(管脚约束.始终约束等) 自己写的约束文件也可以在运行了synt ...
小武学fpgaStep2
vivado ila的使用 ILA是监控内部逻辑信号和端口信号 (检测fpga出或者入的信号) VIO监控和驱动逻辑内部信号和端口信号(可以给fpga需要的信号) 步骤1左上角ip catalog选 ...
《程序设计(C)》期末考试A卷
1016: 幼儿园小朋友们的难题时间限制: 1 Sec 内存限制: 128 MB 提交: 388 解决: 68 [提交] [状态] [讨论版] [命题人:yy30] 题目描述幼儿园的小朋友们一 ...
[原创]我的作品：我的迷宫小游戏Java版本
这个小游戏是我选的第二个数据结构课程设计题目,觉得很有意思,也很有挑战性,对于一个自学Java的人来说写出这个小游戏我觉得无疑是一种鼓励,呵呵呵实验题目: 随机生成一个迷宫图,迷宫大小为N*N,N预 ...
autocad自动图框_AutoCAD中的小技巧，你用过几个？
大多数人对于Autocad的功能只用到十之一二.AutoCAD中有很多小技巧,在压力容器设计中,熟练使用能够大大提高制图的效率. 这些技巧和Autocad版本无关,和Autocad的插件无关,类似于太 ...

小武学fpgastep4

小武学fpgastep4相关推荐

最新文章

热门文章