【 FPGA 】FIR 滤波器之半带抽取器（Half-band Decimator）

之前有篇博文讲了半带FIR滤波器：半带FIR滤波器

其幅频响应如下：

脉冲响应如下：

而今天所要讲的是半带抽取器，半带抽取器是一个多相滤波器，它嵌入了输入信号的2- 1下采样。图3-30显示了结构。

该滤波器与多相抽取器中描述的多相抽取器非常相似，抽取因子设置为M=2。但是，当频率响应反映出真正的半带特性时，在实现上有细微的差别，这使得半带抽取器成为一个更有效的2比1下采样滤波器。

多相抽取器博文：多相抽取器

Figure 3-30 details a 7-tap half-band polyphase filter when the coefficients are allocated to the two polyphase segments $h_{0}(n)$ and $h_{1}(n)$ shown in Figure 3-30.

图3-30详细介绍了当系数分配给两个多相段 $h_{0}(n)$ 和 $h_{1}(n)$ 时的7抽头半带多相滤波器，如图3-30所示。

Figure 3-31 (a) is the filter impulse response ( $a_{1}=0=a_{5}$ ). Figure 3-31 (b) provides a detailed illustration of the polyphase subfilters and shows how the filter coefficients are allocated to the two polyphase arms.

图3-31（a）是滤波器脉冲响应（ $a_{1}=0=a_{5}$ ）。图3-31（b）提供了多相子滤波器的详细说明，并显示了滤波器系数如何分配给两个多相臂。

In the bottom arm, the only non-zero coefficient, is the center value of the impulse response Figure 3-31 (c) shows the optimized architecture when the redundant multipliers and adders are removed. The final structure has a reduced computation workload in contrast to a more general 2:1 down-sampling filter.

在底臂中，唯一的非零系数是脉冲响应的中心值。图3-31（c）显示了移除冗余乘法器和加法器时的优化架构。与更通用的2：1下采样滤波器相比，最终结构具有减少的计算工作量。

The number of multiply-accumulate (MAC) operations required to compute an output sample has been lowered by a factor of approximately two. In this figure, the high density of zero-valued filter coefficients is exploited in the FPGA realization to produce a minimal area implementation.

计算输出样本所需的乘法累加（MAC）操作的数量已降低了大约两倍。在该图中，在FPGA实现中利用高密度零值滤波器系数来产生最小面积实现。

【 FPGA 】FIR 滤波器之半带抽取器（Half-band Decimator）相关推荐

【 FPGA 】FIR 滤波器之半带插值器（Half-band Interpolator）
上篇博文讲了半带抽取器,趁热打铁,这篇博文讲半带插值器:这种对应关系不止此一例,之前的博文:多相抽取器与多相插值器,也是这一类关系. 正如半带抽取器是更一般的多相抽取滤波器的优化版本一样,半带插值器是 ...
【 FPGA 】FIR 滤波器之多相插值器（Polyphase Interpolator）
上篇博文:[ FPGA ]FIR 滤波器之多相抽取器(Polyphase Decimator),这篇博文和它有点类似,为多相插值器. 多相插值滤波器将一组 N 个原滤波器系数 ,映射为P个多相子滤波器 ...
【 FPGA 】FIR 滤波器之内插 FIR 滤波器（Interpolated FIR Filter）
内插 FIR 滤波器简写为 IFIR 滤波器,英文名为:Interpolated FIR Filter 内插 FIR 滤波器和传统的 FIR 滤波器有类似的结构,唯一的区别就是将单位延迟替换为了 k ...
【 FPGA 】FIR滤波器之 Hilbert 变换的实现
上篇博文:半带 FIR 滤波器(Half-band FIR Filter) 希尔伯特变换在数字通信系统中有很多种使用方式.理想的希尔伯特变换为正频率提供90度的相移,为负频率提供-90度的相移. 希尔 ...
【 FPGA 】FIR 滤波器之固定分数率重采样滤波器
FIR滤波器,它以固定的分数比率P/Q实现数据流的重采样,其中P和Q均为整数,最高可达64,可用于Systolic Multiply-Accumulate(SMAC)架构. In Figure 3-3 ...
【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator）
多项抽取滤波器的基本原理:根据等式3-1,将一组N个原型滤波器系数映射到M个多相子滤波器中,映射关系如下: 图3-26显示了多相抽取滤波器选项,它实现了计算效率高的M-to-1多相抽取滤波器. 如上图 ...
【 FPGA 】FIR 滤波器之Single-rate FIR滤波器的系数数据（Filter Coefficient Data）
首先要明确什么是单速率 FIR 滤波器? The basic FIR filter core is a single-rate (input sample rate = output sample r ...
【 FPGA 】FIR 滤波器之滤波器的系数数据（Filter Coefficient Data）
Filter Coefficient Data 滤波器系数使用扩展名为.coe的系数文件提供给FIR编译器. 这是一个ASCII文本文件,带有单行标题,用于定义用于系数数据的数字表示的基数,后跟系数值 ...
【 FPGA 】FIR滤波器之多个系数集问题以及使用非整数实数的系数规范问题
多个系数集对于多系数过滤器,单个.coe文件用于指定系数集. 每个系数集应附加到前一组系数. 例如,如果设计了一个2系数集,10抽头对称滤波器, 系数集#0为:coefdata = -1,-2,-3 ...

【 FPGA 】FIR 滤波器之半带抽取器（Half-band Decimator）

【 FPGA 】FIR 滤波器之半带抽取器（Half-band Decimator）相关推荐

最新文章

热门文章