【 FPGA 】FIR 滤波器之半带插值器（Half-band Interpolator）

上篇博文讲了半带抽取器，趁热打铁，这篇博文讲半带插值器；这种对应关系不止此一例，之前的博文：多相抽取器与多相插值器，也是这一类关系。

正如半带抽取器是更一般的多相抽取滤波器的优化版本一样，半带插值器是多相插值器的特殊情况。图3-32显示了半带插值器。

真正的半带插值器的系数集与具有相同规格的半带抽取器的系数集相同。在脉冲响应中大量的零分量的利用与半带抽取器完全相同的方式来生产硬件优化的半带插值器。

The process is presented in Figure 3-33. Figure 3-33(a) is the impulse response, Figure 3-33(b) shows the polyphase partition, and Figure 3-33(c) is the optimized architecture that has taken full advantage of the 0 entries in the coefficient data.

过程如图3-33所示。图3-33(a)为脉冲响应，图3-33(b)为多相划分，图3-33(c)为充分利用系数数据中0项的优化体系结构。

在FPGA实现中，利用零值滤波器系数的高密度特性，实现了最小面积的实现。

半带滤波器脉冲响应中的小非零偶数项

某些滤波器设计软件会导致半带滤波器脉冲响应中的奇数项产生很小的非零值。

In this situation, it can be useful to force these values to 0 and re-evaluate the frequency response to assess if it is still acceptable for the intended application.

在这种情况下，将这些值强制为0并重新评估频率响应以评估它是否仍然适用于预期应用可能很有用。

If the odd terms are not identically zero, the hardware optimizations described previously are not possible. If the small non-zero value terms cannot be ignored, the general polyphase decimator or interpolator described in Polyphase Decimator and Polyphase Interpolator, using a rate change of two, is more appropriate.

如果奇数项不是相同的零，则前面描述的硬件优化是不可能的。如果不能忽略小的非零值项，则使用速率变化为2的多相抽取器和多相插值器中描述的一般多相抽取器或插值器更合适。

【 FPGA 】FIR 滤波器之半带插值器（Half-band Interpolator）相关推荐

【 FPGA 】FIR 滤波器之半带抽取器（Half-band Decimator）
之前有篇博文讲了半带FIR滤波器:半带FIR滤波器其幅频响应如下: 脉冲响应如下: 而今天所要讲的是半带抽取器,半带抽取器是一个多相滤波器,它嵌入了输入信号的2- 1下采样.图3-30显示了结构. ...
【 FPGA 】FIR 滤波器之多相插值器（Polyphase Interpolator）
上篇博文:[ FPGA ]FIR 滤波器之多相抽取器(Polyphase Decimator),这篇博文和它有点类似,为多相插值器. 多相插值滤波器将一组 N 个原滤波器系数 ,映射为P个多相子滤波器 ...
【 FPGA 】FIR滤波器之 Hilbert 变换的实现
上篇博文:半带 FIR 滤波器(Half-band FIR Filter) 希尔伯特变换在数字通信系统中有很多种使用方式.理想的希尔伯特变换为正频率提供90度的相移,为负频率提供-90度的相移. 希尔 ...
【 FPGA 】FIR 滤波器之内插 FIR 滤波器（Interpolated FIR Filter）
内插 FIR 滤波器简写为 IFIR 滤波器,英文名为:Interpolated FIR Filter 内插 FIR 滤波器和传统的 FIR 滤波器有类似的结构,唯一的区别就是将单位延迟替换为了 k ...
【 FPGA 】FIR 滤波器之Single-rate FIR滤波器的系数数据（Filter Coefficient Data）
首先要明确什么是单速率 FIR 滤波器? The basic FIR filter core is a single-rate (input sample rate = output sample r ...
【 FPGA 】FIR 滤波器之滤波器的系数数据（Filter Coefficient Data）
Filter Coefficient Data 滤波器系数使用扩展名为.coe的系数文件提供给FIR编译器. 这是一个ASCII文本文件,带有单行标题,用于定义用于系数数据的数字表示的基数,后跟系数值 ...
【 FPGA 】FIR 滤波器之固定分数率重采样滤波器
FIR滤波器,它以固定的分数比率P/Q实现数据流的重采样,其中P和Q均为整数,最高可达64,可用于Systolic Multiply-Accumulate(SMAC)架构. In Figure 3-3 ...
【 FPGA 】FIR滤波器之多个系数集问题以及使用非整数实数的系数规范问题
多个系数集对于多系数过滤器,单个.coe文件用于指定系数集. 每个系数集应附加到前一组系数. 例如,如果设计了一个2系数集,10抽头对称滤波器, 系数集#0为:coefdata = -1,-2,-3 ...
【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator）
多项抽取滤波器的基本原理:根据等式3-1,将一组N个原型滤波器系数映射到M个多相子滤波器中,映射关系如下: 图3-26显示了多相抽取滤波器选项,它实现了计算效率高的M-to-1多相抽取滤波器. 如上图 ...

【 FPGA 】FIR 滤波器之半带插值器（Half-band Interpolator）

【 FPGA 】FIR 滤波器之半带插值器（Half-band Interpolator）相关推荐

最新文章

热门文章