【 FPGA 】FIR 滤波器之滤波器的系数数据（Filter Coefficient Data）

Filter Coefficient Data

滤波器系数使用扩展名为.coe的系数文件提供给FIR编译器。这是一个ASCII文本文件，带有单行标题，用于定义用于系数数据的数字表示的基数，后跟系数值本身。对于N抽头滤波器，如图3-36所示。

滤波器系数可以以整数的形式提供，可以是基-10、基-16或基-2表示。系数为10，系数为16，系数为2。这句话的英文原版更好：

The filter coefficients can be supplied as integers in either base-10, base-16, or base-2 representation. This corresponds to coefficient_radix=10, coefficient_radix=16, and coefficient_radix=2 respectively.

觉得原滋原味的英文也挺美。

系数值也可以放在一行上，如图3-37所示。

If you enter signed negative symmetric hexadecimal coefficients, each value should be sign-extended to the boundary of the most significant nibble or hex character. This ensures that coefficient structure inference can be performed correctly (this includes Hilbert transform filter types, which are also negative symmetric).

下面还有一段话，不是很理解，大家一起参考：

Alternatively, the coefficients can be entered as real numbers (specified to a minimum of one decimal place) in base-10 only. If you enter signed negative symmetric hexadecimal coefficients, each value should be sign-extended to the boundary of the most significant nibble or hex character. This ensures that coefficient structure inference can be performed correctly (this includes Hilbert transform filter types, which are also negative symmetric).

或者，系数可以仅作为基数10的实数（指定为最小一位小数）输入。如果输入有符号的负对称十六进制系数，则应将每个值符号扩展到最高有效半字节或十六进制字符的边界。这确保了可以正确地执行系数结构推断（这包括希尔伯特变换滤波器类型，其也是负对称的）。

下篇博文预告：

分别介绍下面这些滤波器的系数数据问题

【 FPGA 】FIR 滤波器之滤波器的系数数据（Filter Coefficient Data）相关推荐

【 FPGA 】FIR 滤波器之内插 FIR 滤波器（Interpolated FIR Filter）
内插 FIR 滤波器简写为 IFIR 滤波器,英文名为:Interpolated FIR Filter 内插 FIR 滤波器和传统的 FIR 滤波器有类似的结构,唯一的区别就是将单位延迟替换为了 k ...
【 FPGA 】FIR 滤波器之多相插值器（Polyphase Interpolator）
上篇博文:[ FPGA ]FIR 滤波器之多相抽取器(Polyphase Decimator),这篇博文和它有点类似,为多相插值器. 多相插值滤波器将一组 N 个原滤波器系数 ,映射为P个多相子滤波器 ...
【 FPGA 】FIR滤波器之 Hilbert 变换的实现
上篇博文:半带 FIR 滤波器(Half-band FIR Filter) 希尔伯特变换在数字通信系统中有很多种使用方式.理想的希尔伯特变换为正频率提供90度的相移,为负频率提供-90度的相移. 希尔 ...
【 FPGA 】FIR 滤波器之Single-rate FIR滤波器的系数数据（Filter Coefficient Data）
首先要明确什么是单速率 FIR 滤波器? The basic FIR filter core is a single-rate (input sample rate = output sample r ...
【 FPGA 】FIR 滤波器之半带插值器（Half-band Interpolator）
上篇博文讲了半带抽取器,趁热打铁,这篇博文讲半带插值器:这种对应关系不止此一例,之前的博文:多相抽取器与多相插值器,也是这一类关系. 正如半带抽取器是更一般的多相抽取滤波器的优化版本一样,半带插值器是 ...
【 FPGA 】FIR 滤波器之固定分数率重采样滤波器
FIR滤波器,它以固定的分数比率P/Q实现数据流的重采样,其中P和Q均为整数,最高可达64,可用于Systolic Multiply-Accumulate(SMAC)架构. In Figure 3-3 ...
【 FPGA 】FIR滤波器之多个系数集问题以及使用非整数实数的系数规范问题
多个系数集对于多系数过滤器,单个.coe文件用于指定系数集. 每个系数集应附加到前一组系数. 例如,如果设计了一个2系数集,10抽头对称滤波器, 系数集#0为:coefdata = -1,-2,-3 ...
【 FPGA 】FIR 滤波器之半带抽取器（Half-band Decimator）
之前有篇博文讲了半带FIR滤波器:半带FIR滤波器其幅频响应如下: 脉冲响应如下: 而今天所要讲的是半带抽取器,半带抽取器是一个多相滤波器,它嵌入了输入信号的2- 1下采样.图3-30显示了结构. ...
【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator）
多项抽取滤波器的基本原理:根据等式3-1,将一组N个原型滤波器系数映射到M个多相子滤波器中,映射关系如下: 图3-26显示了多相抽取滤波器选项,它实现了计算效率高的M-to-1多相抽取滤波器. 如上图 ...

【 FPGA 】FIR 滤波器之滤波器的系数数据（Filter Coefficient Data）

【 FPGA 】FIR 滤波器之滤波器的系数数据（Filter Coefficient Data）相关推荐

最新文章

热门文章