Xilinx FIR IP core滤波器系数的重载方法
总结起来就是有两种方法,一种是只利用config channel 来选择滤波器组,另外一种方法是使用reload channel 动态输入滤波器组的系数值,然后配合使用config channel 来重载滤波器系数。
看到这个标题大部分人都会想到系数重载。我一开始也是这么理解的,这个让我在读Vivado提供的FIR compiler的文档时犯了极大错误。我有一个module需要在运行的过程根据输入信号来调整系数。我的第一反应就是系数重载。所以,我在看完IP core的基本输入输出端口就直接看FIR core关于reload信道的部分。然后,我就发现reload的工作方式异常复杂(其实后面发现其实不复杂),再次就不多说。在完整看完IP core文档第二遍的时候,灵感一现。发现自己犯了一个极大的错误(浪费了自己一个周时间)。其实,可以直接通过config来控制选择系数组。所以,我不用重载而用修改这两个字。
其实,在输入系数的时候,就可以同时输入几组滤波器系数。而后来只需要通过config信道来选择用哪一组滤波器就可以了。
IP core生成时,有两种方式可以输入系数,就是vector方式和.coe file方式。第一种方式理解上比较简单,就是直接在Coefficient Vector内输入系数就好。但是,我不建议这种方式,这种方式在实际操作比较复杂,而且容易出错。第二种方式,实际操作比较容易,且不易出错。可以直接通过MATLAB产生.coe文件,在Vivado FIR IP core生成的时候直接导入就好(以下过程也只就第二种方式介绍)。
记下来介绍如何同时导入几组滤波器系数吧。假如两个滤波器的coe文件如下:
Coefficient set 0 :1 2 3 4 3 2 1;
Coefficient set 1 : 2 3 4 5 4 3 2;
则同时输入的coe文件就会是:
Coefficient :1 2 3 4 3 2 1 2 3 4 5 4 3 2;
并且需要将Numberof Coefficient sets设置为2。而后,直接在config信道上选择系数的组别就好。
若系数长度相差太多,就可以用reload来重载系数。
Xilinx FIR IP core滤波器系数的重载方法相关推荐
- FIR设置过采样率 matlab,Xilinx FIR IP的介绍与仿真
作者: OpenSLee 来源: 1 xilinx fir ip简介 1)符合AXI4-Stream的接口 2)高性能有限脉冲响应(FIR),多相抽取器,多相内插器,半带,半带抽取器和半带内插器,希尔 ...
- 手撕IP核系列——Xilinx FIR IP核之一
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 手撕IP核系列--Xilinx FIR IP核之一 前言 FIR 滤波器模块的设置 实现分析 前言 在Xilinx和Intel平台的F ...
- Xilinx FFT IP core V9.0的介绍和使用
参考: http://blog.csdn.net/yijingjijng/article/details/48137897 http://xilinx.eetop.cn/viewnews-1262 h ...
- Matlab生成Xilinx Rom IP CORE的初始化内容coe文件
在进行FPGA设计时,经常要对rom模块进行初始化.ISE或Quartus II软件本身具备的初始化功能对于较小的rom是行之有效的,但面对大容量的rom时就显得捉襟见肘了.而matlab作为一神器, ...
- ise的时钟ip核_Vivado CIC IP核滤波器详解(一)
引言:从本文开始,我们详细介绍Xilinx CIC IP核滤波器相关知识,包括CIC IP核提供的特性.IP核接口描述以及IP核设计指导等相关内容. 1.概述 级联积分器梳状(CIC)滤波器,也称为H ...
- (51)Xilinx Divider IP核配置(十一)(第11天)
(51)Xilinx Divider IP核配置(十一)(第11天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Divider IP核配置(十一 ...
- (50)Xilinx Multiplier IP核配置(十一)(第10天)
(50)Xilinx Multiplier IP核配置(十一)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Multiplier IP ...
- (49)Xilinx Subtracter IP核配置(十)(第10天)
(49)Xilinx Subtracter IP核配置(十)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Subtracter IP核 ...
- (48)Xilinx Adder IP核配置(九)(第10天)
(48)Xilinx Adder IP核配置(九)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Adder IP核配置(九)(第10天 ...
最新文章
- VS2005 制作安装程序的一些网络教程
- python startswith
- 趣学python3(29)-集合set
- 【Python】pip工具使用知识,模型保存pickle,PDF与docx相互转换处理
- Android 网络图片浏览器( ImageView )【网络访问、线程、handler(消息处理器)、Internet权限、Get请求、输入流转图片】
- 折叠屏来了,开发者们准备好了吗?
- ubuntu 16.04安装nVidia显卡驱动和cuda/cudnn踩坑过程
- 状态压缩 之 UVA 10944 - Nuts for nuts..
- asp.net的常用控件
- Python新手学习基础之条件语句——elif语句
- clover config_【兵哥小课堂】不借助任何工具将CLOVER引导添加进UEFI的正确姿势
- Marlin代码分析一些记录
- WAP技术与应用(转)
- 用Python自动生成数据日报!
- 使用XCA工具生成SSL证书
- PS调色精灵ps插件
- html5制作坦克大战
- 电脑为什么会自动关机
- 机器学习-学习笔记 聚类
- Mstar Amlogic智能电视芯片
热门文章
- 树莓派小车python操作流程--龙邱科技
- 基于STC8H1K28的双轴机械臂驱动模块:步进电机42HS348E,BH32角度传感器
- pandas 索引_10分钟带你学会Pandas多层级索引
- docker 启动petalinux镜像脚本
- python中post请求太慢_python中POST请求的连续响应
- nodejs 截断字符串_node.js – nodejs:字符串操作
- 【Verilog HDL 训练】第 02 天
- 【 MATLAB 】DFT性质讨论(一)线性、循环反转、共轭与实序列的对称性的MATLAB实现
- 【 FPGA 】FIR 滤波器之半带插值器(Half-band Interpolator)
- 【 FPGA 】FIR 滤波器之内插 FIR 滤波器(Interpolated FIR Filter)