一. 元器件介绍

这里用到的元器件有：

DIgital power（VCC）数字电源
DIGITAL-CLOCK 数字时钟
逻辑分析仪（XLA）
74HC112N_4V JK触发器芯片
ground 数字地
SPDT 单刀双掷开关

二. 原理分析

先来说说JK触发器的原理：
74HC112N_4V JK触发器芯片有七个引脚分别为J输入、K输入、Clock时钟脉冲输入、Preset输入、Clear输入、Q\mathsf{Q}Q输出、Q‾\overline{\mathsf{Q}}Q输出

对应输入输出电平值：

J输入	K输入	Q\mathsf{Q}Q输出	Q‾\overline{\mathsf{Q}}Q输出
0	0	NC	NC¹
0	1	0	1
1	0	1	0
1	1	Toggle	Toggle²

依据表格中JK输入输出值
分频器的原理：

根据时钟输入信号的上升沿（或下降沿）触发一次的时间为一周期（此处一周期为输入时钟脉冲的一周期），每变化一周期实现一次信号翻转(Toggle)。
当时钟脉冲信号输入一次周期时，输出信号恰好完成一次翻转并在翻转后的一周期内保持不变，实现了将输入时钟脉冲的两个周期转变为输出的一个周期，最终实现分频。
要想实现实时翻转，需要保证JK输入端同时接高电平
且不会受到Preset和Clear的影响，需要将Preset和Clear同时接高电平（实验中Preset和Clear为低电平有效）

图中包括VCC及其下方的四条蓝线表示J输入、K输入、Preset输入、Clear输入接入同一个高电平VCC
3红线为输入100HZ，占空比为50%的时钟脉冲
1深绿线为二分频
4浅红线为四分频
5紫线为八分频
6浅绿线为十六分频

图中74HC112N_4V JK触发器芯片为下降沿触发

将二分频输出信号作为下一个JK触发器时钟输入信号实现对二分频的分频即四分频以此类推…

三. 仿真实验

需要快速作图的小伙伴直接copy下方图片中的接线即可
以下图实现十六分频为例

仿真步骤：

将元器件全部摆放在白板上
根据接线原理将各元件接线
将输出信号逐个输出到逻辑分析仪上（根据需要分析的值输出）
观察输出的时钟脉冲信号

（1）查找所有元器件
方法如下：
此处以中文版为例：

全局查找：

调出'元器件'窗口->'数据库'选择主数据库->'组'选所有组->输入元器件名称或芯片名称->点击右侧确定即可创建（点击详情报告可以查看该元器件的主要参数）

以GROUND为例

组间查找：

调出'元器件'窗口->'数据库'选择主数据库->'组'选择需要查找的原件组（根据元器件类型查找）->在所在的组中查找相应元器件

以GROUND为例

GROUND处在Sources组下的POWER_SOURCES系列中

（2）配置相关元器件
注意根据逻辑分析仪接受的信号频率选择合适的时钟脉冲频率
选择接受逻辑分析仪接受内部时钟频率为200HZ，数字时钟输出信号频率为100HZ，选择合适的时钟格数显示更多或更少的方波输出信号

双击元器件本身修改参数

（3）接线

将元器件全部导入后开始接线

将J输入、K输入、PRE‾\overline{\mathsf{PRE}}PRE输入、Clear‾\overline{\mathsf{Clear}}Clear输入接入同一个高电平VCC
CLK接数字时钟

Clear可以添加接地端以停止分频

如图实现了简单的二分频
将输出接入逻辑分析仪显示如下

接着将输出接入下一个JK触发器时钟端CLK

如图实现了简单的四分频
将输出接入逻辑分析仪显示如下

同理将四个或者更多JK触发器组合在一起可以实现更多分频

总结：
1. 四输入端（J、K、~1PRE、~1CLR）输入为高电平
2. 显示易于分析的图像需要调节输入时钟频率参数、接受频率参数以及显示格数
3. 将二分频输出端接入下一个JK触发器作用分频输出四分频时钟信号，以此类推设计多分频触发器
4. 分频计算公式 | f’=f/2^n | T’=T*2^n |(n为用于分频的JK触发器个数)

希望能够帮到迷途之中的你，知识有限，如有学术错误请及时指正，感谢大家的阅读

(^^)／▽ ▽＼(^^)

NC：No change，表示保持之前的输出信号不变 ↩︎
Toggle：翻转态，表示当前信号与之前信号相反 ↩︎

Multisim实现JK触发器时钟信号分频相关推荐

Multisim实现D触发器时钟信号分频
D触发器实现时钟信号分频一. 元器件介绍二. 原理分析三. 仿真实验一. 元器件介绍这里用到的元器件有: DIgital power(VCC)数字电源 DIGITAL-CLOCK 数字时钟 ...
用jk触发器构成二分频电路_如何用下沿触发JK触发器设计一个同步二,四分频电路？...
展开全部沿触发的JK触发器设计一同32313133353236313431303231363533e78988e69d8331333431353962步时序电路,其状态图如下图所示,要求电路使用的门 ...
基于modelsim的十个Verilog入门试验程序（2）（JK触发器+环形计数器）—程序+测试代码+波形+结果分析
内容实验一:7人表决器的设计实验二:算数逻辑单元的设计实验三:JK触发器的设计实验四:环形计数器的设计实验五:顺序排列的设计实验六:二进制除法器的设计实验七:数字显示频率计的设计实验八 ...
下降沿触发的jk触发器(带异步复位和置位功能)_边沿触发器 || D触发器 || JK触发器 || 逻辑功能转换工作特性 || 重难点 || 数电...
边沿触发器 || D触发器 || JK触发器 || 逻辑功能转换 || 脉冲工作特性 || 重难点 || 数电 1.触发器基础前面介绍了门控锁存器.对于门控锁存器,在控制信号C有效期间,输入信号的任 ...
将一个D触发器转换成JK触发器
第一次发博客,单纯想记录下自己实验的历程,能给后面有困难的同学带来帮助更好! 本篇是关于数字电路的实验:如何将一个D触发器转换成JK触发器并进行验证的过程,话不多说,开始正文: 一.实验原理: 我们知 ...
jk触发器改为四进制_锁存器、触发器、寄存器和缓冲器的区别
一.锁存器锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才 ...
双 JK 触发器 74LS112 逻辑功能。真值表_触发器的工作原理是什么
电工之家:www.dgzj.com QQ群:2179090 关注电工之家官方微信公众号"电工之家",收获更多经验知识. 触发器是由各种基础门电路单元组成,广泛应用于数字电路和计 ...
用jk触发器构成二分频电路_JK触发器地应用设计.ppt
JK触发器地应用设计实验四JK触发器的应用设计 2.设计二分频.四分频电路:将第二个JK触发器的J.K端连接在一起接到第一个触发器的Q,输入1KHZ方波.画出实验电路图,测绘CP.Q1.Q2的波形, ...
jk触发器改为四进制_四位二进制计数器这样接成十进制计数器
十进制计数器与4位二进制计数器有些相似,但4位二进制计数器需要计数到1111然后才能返回到0000,而十进制计数器要求计数到1001 (相当于9)就返回0000.8421BCD码十进制计数器是一种 ...

Multisim实现JK触发器时钟信号分频

JK触发器实现时钟信号分频

一. 元器件介绍

二. 原理分析

三. 仿真实验

Multisim实现JK触发器时钟信号分频相关推荐

最新文章

热门文章