一、操作方法

根据intel的文档可以查到(也只有这种办法)

1、直接使用NativeLink

2、使用vcs脚本(更推荐，因为更灵活)

(1)tool->eda simulation libraray complier

然后会在制定目录生成一个simlib_comp.vcs的文件，然后执行命令

vcs -R -file simlib_comp.vcs

即可。

注意事项：

1、自动产生的会有"\"用来换行，但是有的支持，需要将“\”删除

二、问题

1、

g++: error: /usr/synopsys/vcs/O-2018.09-SP2/linux/lib/ctype-stubs_32.a: No such file or directory

把vcs -R -file simlib_comp.vcs改为vcs -R -full64 -file simlib_comp.vcs

2、

gcc版本问题，对gcc进行升级

3、

-file 要放在最后一个选项

vcs与quartus联合仿真相关推荐

Linux下VCS与Verdi联合仿真简易教程及例子示范
VCS与Verdi联合仿真简易教程及例子示范最近在公司实习,最近也恰好在学习Linux下的IC设计环境,涉及到了VCS与Verdi联合仿真等内容,也切身感觉到,和学校学习的内容是如此的不同,此篇便来 ...
FPGA学习笔记（六）Modelsim单独仿真和Quartus联合仿真及signaltap使用
系列文章目录一.FPGA学习笔记(一)入门背景.软件及时钟约束二.FPGA学习笔记(二)Verilog语法初步学习(语法篇1) 三.FPGA学习笔记(三) 流水灯入门FPGA设计流程四.FPGA ...
VCS和Verdi联合仿真
编写RTL代码设计文件如下: add.v module adder( input clk, input wire [31:0] a, input wire [31:0] b, output reg ...
VCS+Verdi联合仿真教程
最近由于在一家FPGA公司实习,公司的FPGA仿真和看波形工具是VCS+Verdi,由于这两样工具结合在一起有着极高的效率,也因此真切地感受到,与在学校仅仅使用vivado软件跑整个流程相比,真的是小 ...
Quartus与Modelsim联合仿真ROM IP时输出波形一直为零的问题以及ROM配置仿真教程
本人近期在使用Quartus Prime与 ModelSim联合对ROM IP进行仿真时,遇到了一个问题,仿真输出波形一直为零.如下图,其中neur_W即为ROM的输出. 在反复确认本人代码没有问题后 ...
Quartus 13.0和Modelsim SE 10.1a 联合仿真
Quartus 13.0和Modelsim SE 10.1a联合仿真 1.首先在Quartus建立工程,编写HDL文件,进行编译:编译通过后编写testbench文件,再进行编译,直到通过没有错误.. ...
Quartus II与ModelSim联合仿真
Quartus II与ModelSim联合仿真目录 Quartus II与ModelSim联合仿真一.创建新工程二.创建新文件三.配置ModelSim的路径四.关联Test Bench文件 ...
超详细 quartus 新建工程及 quartus 和 modelsim 联合仿真以及 modelsim 的简易教程
文章目录一.新建工程 1. 新建工程 2. 添加源文件以及ip核并编译添加代码文件添加IP核编译 3. 自动生成testbench文件并添加路径到工程中生成testbench文件添加tes ...
VCS+Verdi联合仿真demo教程
公司仿真和看波形工具是VCS+Verdi,由于这两样工具结合在一起有着极高的效率,与在学校仅仅使用vivado软件跑整个流程相比,真的是小巫见大巫. 因此便在自己电脑的虚拟机中试着建立VCS+Verd ...
Quartus同Modelsim的联合仿真
我这里用到的Quartus是18.1版本的,Modelsim是自带的(注:我这里在设置Modelsim是Modelsim-Altera). 1.我们事先在桌面创建一个命名为test的文件,用来存放qu ...

vcs与quartus联合仿真

一、操作方法

二、问题

vcs与quartus联合仿真相关推荐

最新文章

热门文章