Quartus II与ModelSim联合仿真

一、创建新工程

首先创建一个新的工程：
名字可以随意

一直点下一步，直到下图所示

分别选择

ModelSim-Altera（如果是ModelSim则选择Modelsim，如果不知道的话可以都试一下）

Verilog HDL

然后点击finish即可

二、创建新文件

点击File->New

选择verilog HDL File

在新出来的页面里面，复制下面的代码（也可以自行实现）

module test(input xor_in1,input xor_in2,output xor_out
);
assign xor_out = xor_in1 ^ xor_in2;
endmodule

按ctrl + s保存（注意文件名一定要和module名相同）

再重复上述步骤，新建一个文件，粘入如下代码

`timescale 1ns/1nsmodule test_tb;
reg xor_in1, xor_in2;
wire out;
initial
beginxor_in1 <= 0;xor_in2 <= 1;
end
always #200 xor_in1 <= ~xor_in1;
always #800 xor_in2 <= ~xor_in2;
test test_tb(.xor_in1(xor_in1),.xor_in2(xor_in2),.xor_out(out));endmodule

按ctrl + s保存（注意文件名）

三、配置ModelSim的路径

不知道路径的可以按win + s，输入modelsim，点击打开文件位置

右击属性即可看到路径

例如：D:\Altera\modelsim_ase\win32aloem
（注意有时候第一个子路径不为Altera时，可能会导致联合仿真的时候路径配置失败）

然后点击Tool->Options

然后点击EDA Tool Options，配置ModelSim或ModelSim-Altera的路径

四、关联Test Bench文件

点击Assignments->Settings

点击Simulation，配置为Verilog HDL，然后点击Test Benches
（再次提醒一下，如果不是ModelSim-Altera的话，修改为ModelSim）

点击new

然后在Test bench name，填入testbench的名字

以及在Top level module in test bench，填入testbench里面最高级模块的名称

Simultation Period可以选择不填，如果填的话建议可以选小点，不然波形容易加载不出来

然后点击下方的"…"选择刚才的test_tb.v并点击Add添加

注意要点Apply

五、编译及运行

然后点击Processing->Start Compilation

等待编译完成后，点击Tools->Run Simulation Tool->RTL Simulation

即可出来波形

右键点击波形区，选择Zoom Full即可显示所有波形

附加

也可以不用Test Bench文件可以用ModelSim自带的时钟设置功能当作激励源

右击输入变量，然后点击Clock

设置占空比，周期
（记得点OK）

同样，第二个输入变量设置为

如果要做修改的话，需要修改所有的变量的设置（记得点OK）

然后，时间设置为100ps，点击箭头所指按钮即可看见波形

如图：

（最后感谢关先生教会的方法 ^ - ^）