《计算机组成原理-第14-15讲(第5章).ppt》由会员分享，可在线阅读，更多相关《计算机组成原理-第14-15讲(第5章).ppt(36页珍藏版)》请在人人文库网上搜索。

1、0,第五章 中央处理器,1,数据流,指令流,输 入 设 备,输 出 设 备,存储器,运算器,控制器,CPU,5.1CPU的功能和基本结构,3,DBUS,指令译 码器ID,时序信号 发生器与OC,C1,Cn,数据缓冲器DR,ALU,通往I/O接口,ABUS,4,CPU的组成,CPU由运算器和控制器组成。 控制器：发出满足一定时序关系的控制信号，实现指令系统所规定的各条指令的功能，并保证计算机系统正常运行。 组成 程序计数器PC、指令寄存器IR、指令译码器、时序产生器和操作控制信号形成部件。 功能 取指令 分析指令 执行指令,5,控制器的组成,脉冲源,启停电路,指令译码器,时序控制信号 形成部件,。

2、PC,数据总线DB,地址总线AB,控制总线CB,CLK,RESET,+1,指令,指 令 地 址,运算器,PSR,转移地址,数据,操作数 地址,6,操作控制器与时序产生器,控制器和运算器中实现数据的流动和相关操作需要控制信号的控制。 所有控制信号均由操作控制器与时序发生器(以下简称OC)产生。 根据设计方法不同，OC产生控制信号的方式有两种： 微程序控制器(学习重点！) 硬布线控制器,7,CPU的组成,运算器：数据的加工处理部件。 组成 算术逻辑单元ALU、通用寄存器组、数据寄存器DR和程序状态字寄存器PSW。 功能 执行所有的算术和逻辑运算。,9,5.2 数据通路的结构和功能,数据通路(dat。

3、a path)：数字系统中，各个子系统通过数据总线连接形成的数据传送路径。 【举例】有如下的水流通道和阀门。,水池P,A,C,B,实现PA,打开阀门,打开阀门,10,计算机中的数据通路,A总线,B总线,IRin,IRout,IR,PCin,PCout,PC,ARin,M,AR,DRin,DRout,DR,R0in,R0out,R0,R1in,R1out,R1,Yin,Xin,A L U,X,Y,+,-,BUF,ALUout,G,黄色的圆圈相当于上例的阀门，以控制数据流动,11,例：MOV R1,R0的传送,A总线,B总线,IRin,IRout,IR,PCin,PCout,PC,ARin,M,A。

4、R,DRin,DRout,DR,R0in,R0out,R0 03,R1in,R1out,R1 03,Yin,Xin,A L U,X,Y,+,-,BUF,ALUout,G,需要发送的控制信号：R0out、G、R1in,12,A总线,B总线,IRin,IRout,IR,PCin,PCout,PC,ARin,M,AR,DRin,DRout,DR,R0in,R0out,R0 03,R1in,R1out,R1 04,Yin,Xin,X,Y,+,-,BUF,ALUout,G,R0X：R0out、G、Xin,例：实现 ADD R0,R1,A L U,03,R1Y：R1out、G、Yin,04,加法运算：+,。

5、ALUR0：ALUout、R0in。,07,完成功能：将R0和R1相加，结果送入R0,13,理解数据通路的注意事项,数据通路是控制器的一个非常重要的概念，理解上有困难。需要注意以下几个问题： 分析清楚指令的功能； 清楚数据从哪取，做什么样的运算，送哪去； 列举上述数据流需要流经的控制门。 控制器的设计时，就是设计存储和按先后顺序发出这些控制信号的方法，控制指令和数据的正确流向，完成指令的执行。,14,练习：分析取指令的数据通路,A总线,B总线,IRin,IRout,IR,PCin,PCout,PC,ARin,M,AR,DRin,DRout,DR,R0in,R0out,R0,R1in,R1out。

6、,R1,Yin,Xin,A L U,X,Y,+,-,BUF,ALUout,G,PCAR：PCout、G、ARin,MDR：R/W#=R,DRIR：DRout、G、IRin,译码过程。指令若包含数据，还需要IRout将数据送总线,15,数据通路的启示,由于一条指令完成的功能不同，数据流通所花费的时间不同，因此执行时间也有所不同。 我们通常将取指令到执行完这条指令整个过程所需要的时间称为指令周期。,t,指令,MOV R1，R0,ADD R0，R1,MOV R1，(R0),16,数据通路的启示,17,5.3指令周期,计算机执行程序过程,开始,每条指令的取指时间、分析时间一致。区别在于指令的复杂程度不。

7、同，导致执行时间不同。因此一般将指令周期分为取指周期与执行周期。,18,几个概念 时钟周期：处理操作的最基本单位。也成为节拍脉冲或者T周期。 机器周期：也称为CPU周期。每个机器周期内完成一个基本操作，一般机器的CPU周期有取指周期、取数周期和执行周期等。 指令周期：一条指令执行所需要的时间。包含若干机器周期。指令周期= n 机器周期,机器周期与指令周期,19,时钟周期,相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称T状态(T周期)。,每个T状态包括：下降沿、低电平、上升沿、高电平,20,总线周期,总线周期：执行一个总线操作所需要的时间。对内存或对I/O接口的一次操作都涉及到总线周期，一个。

8、基本的读周期包含4个时钟周期。CPU访问主存的时间需要一个总线周期。,21,等待状态 (wait state),机器周期,在READY信号到来前，需要等待若干个时钟周期。,22,一条指令包括如下基本的机器周期( CPU周期),指令周期,CLK,23,典型指令周期及其执行过程,用以下指令为例，说明各条指令的指令周期，以及在各周期内指令的执行过程及数据通路。 MOV R1,R0 :将寄存器R0中数据送入R1 ； ADD R0,(R1):将R0中数据和R1中数据作为地址的 存储单元内容相加，结果送入R0。,CPU的结构及控制信号如下图所示,24,DBUS,程序计数器,指令译 码器ID,时序信号 发生。

9、器,PCAB,数据缓冲器DR,ALU,ABUS,地址寄存器AR,R0,R1,205,122,DBDR,DRR1,DRR0,R0ALU,R1ALU,DRALU,ALUDB,MDB,ABM,ARAB,PCAB,dispDB,PC+1,DBAR,DBPC,ABM,DBIR,LOD,+,25,取指周期,指令周期如下所示,取指令 PC+1,对指令 译码,开始,取指操作是所有指令的公共操作，因此每条指令均包含取指周期。完成存储器取指送IR进行译码并为下条指令取指做好准备。 假设PC中已经装入了将要执行指令的地址。 需要的控制信号： 指令地址送地址总线：PCAB； 发访存命令：AB M ，R/W#=R； 指。

10、令送IR： M DB，DB IR； 程序计数器+1：PC+1。,26,DBUS,程序计数器,数据缓冲器DR,ALU,ABUS,地址寄存器AR,R0,R1,205,122,DBDR,DRR1,DRR0,R0ALU,R1ALU,DRALU,ALUDB,MDB,ABM,ARAB,PCAB,dispDB,PC+1,DBAR,DBPC,DBIR,取指周期,101,102,LOD,+,27,MOV R1,R0执行周期,指令周期如下所示,取指令 PC+1,对指令 译码,传送 数据,下一条指令,开始,从图中可以看出，没有直接从R0传送到R1的途径，必须经过ALU，DB才行。 需要的控制信号： R0数据送ALU。

11、：R0ALU，LOD； ALU数据经数据总线DB送R1： ALU DB，DB DR，DR R1。,28,DBUS,102,指令译 码器ID,时序信号 发生器,PCAB,数据缓冲器DR,ALU,ABUS,地址寄存器AR,R0,R1,205,122,DBDR,DRR1,DRR0,R0ALU,R1ALU,DRALU,ALUDB,MDB,ABM,ARAB,PCAB,dispDB,PC+1,DBAR,DBPC,ABM,DBIR,执行周期,LOD,+,205,205,29,ADD R0,(R1)指令的执行过程,ADD R0,R1指令执行后R0=40A，R1=205，PC=103。在此基础上继续执行 ADD。

12、 R0,(R1)。 ADD R0,(R1) :将R1寄存器内容作为地址，从存储器取出数据与R0中数据相加，结果送入R0。 分析可知：需要完成取指、取操作数、运算三个机器周期。其中取指周期公用。下面仅对 取操作数和运算周期进行分析。,30,ADD R0,(R1)执行周期,指令周期如下所示,取指令 PC+1,对指令 译码,加法 运算,开始,取操 作数,下一条指令,31,取操作数的过程,取指后PC=104。本步的操作是将R1中数据经ALU、DB送AR，并从存储器中取出数据经DB送DR，完成取操作数的操作。 所需控制信号： R1经ALU送AR：R1ALU、LOD，ALU DB、 DB AR； 发访存命。

13、令：AR AB 、AB M、R； 存储器数送DR：M DB、DB DR。,32,DBUS,104,指令译 码器ID,时序信号 发生器,PCAB,数据缓冲器DR,ALU,ABUS,地址寄存器AR,R0,R1,40A,205,DBDR,DRR1,DRR0,R0ALU,R1ALU,DRALU,ALUDB,MDB,ABM,ARAB,PCAB,dispDB,PC+1,DBAR,DBPC,ABM,DBIR,LOD,+,取(R1)数据送ALU,205,205,70,33,加法操作的过程,取数后DR=70。本步的操作是将R0中数据与DR中数据相加，结果送R0。 所需控制信号： 数据送ALU进行加法：DRALU、R0 ALU、+； ALU送R0：ALU DB、DB DR 、DR R0。,34,DBUS,104,指令译 码器ID,时序信号 发生器,PCAB,70,ALU,ABUS,地址寄存器AR,R0,R1,40A,205,DBDR,DRR1,DRR0,R0ALU,R1ALU,DRALU,ALUDB,MDB,ABM,ARAB,PCAB,dispDB,PC+1,DBAR,DBPC,ABM,DBIR,LOD,+,DR+R0送R0,40A+70,47A,47A,47A,35,本节作业,P370-8.1。