VHDL实验二:：半加器、一位和四位全加器（绘制原理图）

一、实验目的

1．进一步熟悉 ALTERA 公司 EDA 设计工具软件 Quartus II。

2．进一步熟悉 Quartus II 设计的原理图输入方法及设计流程。

二、实验原理

1 位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我

们用一个与门、一个非门和同或门（xnor 为同或符合,相同为 1,不同为 0）来实现。先设计

底层文件：半加器,再设计顶层文件全加器。

三、实验内容

在Quartus II软件中使用原理图输入法设计并实现一个1位全加器。在实验板上拨码开关作为输入设置，组成一个全加器，用实验板上的发光二极管作为输出，观察全加器输出随拨码开关置值的改变而引起的相应变化。

1.半加器原理图

2.半加器仿真波形

3.一位全加器原理图

4．一位全加器仿真波形

波形分析：sum的结果为ain、bin全加的结果，cin为进位标志，从仿真波形可以看出，sum满足两个二进制数ain、bin相加，并且输出cout加法进位。

5.四位全加器原理图：

6.四位全加器波形仿真：

四、实验总结：

通过本次实验学习，完成了半加器和全加器电路设计和波形仿真，熟悉半加器和全加器功能，回顾了数电的基础知识，加深了对EDA软件仿真功能的了解，进一步熟悉并能掌握电路图设计和仿真波形等关键功能的初步实现。

错误整理（Quartus9.0版本）：①创建好半加器的原理图后，忘记点击“Creat Symbol Files for Current File”以生成模块。②未经过编译就试图在vwf文件中导入端口。

VHDL实验二:：半加器、一位和四位全加器（绘制原理图）相关推荐

实验二、8位流水灯电路设计
实验二八位流水灯电路设计实验目的综合应用数字电子技术知识,按照要求设计并完成一个小规模的数字电路系统.进行硬件线路的设计.仿真.焊接.调试与实现. 使系统实现一种用于工厂的流水灯电路.在系统运 ...
一位全加器及四位全加器————FPGA
文章目录前言一.一位全加器 1.一位全加器的原理图设计 2.一位全加器的Verilog编程 3.上板效果二.四位全加器 1.四位全加器的原理图设计 2.四位全加器的Verilog 编程三.总结 ...
Verilog四位全加器
一.实验目的采用modelsim集成开发环境利用verilog硬件描述语言中行为描述模式.结构描述模式或数据流描述模式设计四位进位加法器. 二.实验原理计数器是一种用来实现计数功能的时序部件计 ...
计算机组成原理快速加法器与32位ALU设计实验报告（8位可控加减法电路设计、CLA182四位先行进位电路设计、4位快速加法器设计、16位快速加法器设计、32位快速加法器设计）
实验二快速加法器与32位ALU设计实验本次实验,进行了五个实验,分别是8位可控加减法电路设计.CLA182四位先行进位电路设计.4位快速加法器设计.16位快速加法器设计.32位快速加法器设计.这次 ...
实验二多路复用器与加法器的实现
实验二多路复用器与加法器的实现一.实验目的 1．熟悉多路复用器.加法器的工作原理. 2．学会使用 VHDL 语言设计多路复用器.加法器. 3．掌握 generic 的使用,设计 n-1 多路复用器 ...
实验二多路复用器的实现-数字电路与逻辑设计-湖南大学课程实验
因为CSDN传文档内的大量图片排版太麻烦了,所以直接上整个文档导出图,随便吧,反正只是备份存个档,也没什么人看. 下面是没有图片的文字部分,只是方便索引,没有排版实验二多路复用器的实现班级姓名 ...
FPGA入门：QuartusⅡ实现半加器，全加器，四位全加器
文章目录一.半加器和全加器简介 1.1 半加器 1.2 一位全加器二.原理图实现半加器与全加器 2.1 半加器 2.1.1 创建项目 2.1.2 原理图设计半加器 2.1.3 半加器波形仿真 2. ...
❀工信工实验参考——《VHDL实验2——数码管及分频器》
一般来说,我贴上来的代码都是能直接跑的,如果不行可以邮箱交流1902946954@qq.com 仅供参考,微机的老师讲的很好,所以请还是要先自己完成咯. 免责声明,本人菜只因一只,内容仅供参考,错了不 ...
CSAPP实验二——bomb lab实验
CSAPP实验二-- bomb lab实验实验前准备第一部分(phase_1) 第二部分(phase_2) 第三部分(phase_3) 第四部分(phase_4) 第五部分(phase_5) 第六 ...
实验二组合逻辑电路设计；实验三时序逻辑电路设计
文章目录实验二组合逻辑电路设计实验报告实验三时序逻辑电路设计实验报告实验二组合逻辑电路设计实验报告一.实验目的 1.加深理解组合逻辑电路的工作原理. 2.掌握组合逻辑电路的设计方法. 3 ...

VHDL实验二:：半加器、一位和四位全加器（绘制原理图）

VHDL实验二:：半加器、一位和四位全加器（绘制原理图）相关推荐

最新文章

热门文章