实验二组合逻辑电路设计实验报告

一、实验目的
1.加深理解组合逻辑电路的工作原理。
2.掌握组合逻辑电路的设计方法。
3.掌握组合逻辑电路的功能测试方法。
二、实验环境
1、PC机
2、Multisim软件工具
三、实验任务及要求
1、设计要求：
用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。（输入两个以BCD8421码表示的十进制数，输出也是以BCD8421码表示的和，并用数码管显示出来。）
2、实验内容：
按要求完成上述电路的功能。
验证其功能是否正确。
四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程）
1.所用器件及其逻辑功能
74283是一个超前进位的4位全加器，可以搭配逻辑门组4位二进制加减法器。

由上述真值表可以得到SUM_i和Ci的逻辑表达式如下：
SUM_i= Ai+Bi+Ci-1 Ci= AiBi+(Ai+Bi)Ci-1
2. 电路的设计思路和过程
（1）分别用两个四位二进制数表示两个十进制数，如用A3A2A1A0表示被加数，用B3B2B1B0表示加数，用S3S2S1S0表示“和”，用C表示进位。
（2）由于BCD8421码仅代表进制的0—9，所以加法修正规则当＞9时，修正值为当S>9时，修正值为D3D2D1D0=0110（加6进行修正），而这又细分为三种情况，SUM_4∩SUM_4=1，SUM_4∩SUM_3=1，和进位；当S<9时，修正值为D3D2D1D0=0000。
（3）由真值表得：D3=D0=0，D2=D1=C4 + S4S3 + S4S3
五、实验电路（画出完整的逻辑电路图和器件接线图）

六、总结调试过程所遇到的问题及解决方法，实验体会
1、设计过程中遇到过哪些问题？是如何解决的？
对于软件的操作还不够熟悉，进行百度软件的使用教程进行学习，使自己更加清除的了解原件的添加位置。
2、通过此次组合逻辑电路实验，你对组合逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。
有，对组合逻辑电路中规模集成芯片的认识更深了，对于加法器的认识也更加深入，通过这次实验也更加深刻的理解了他的真正函数式。

实验三时序逻辑电路设计实验报告

一、实验目的
1.加深理解时序逻辑电路的工作原理。
2.掌握时序逻辑电路的设计方法。
3.掌握时序逻辑电路的功能测试方法。
二、实验环境
1、PC机
2、Multisim软件工具
三、实验任务及要求
1、设计要求：
要求设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→… 的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。
2、实验内容：
（1）按要求完成上述电路的功能。
（2）验证其功能是否正确。
四、实验设计说明（简述所用器件的逻辑功能，详细说明电路的设计思路和过程）
1.所用器件和逻辑功能
74160计数器：同步十进制计数器

CO	进位输出端	EP ET	工作状态控制端
CLR	异步清零端（低电平有效）	LOAD	同步预置数控制端（低电平有效）
QA-QD	输出端	CLK	时钟输入端

2.电路的设计思路和过程
（1）本实验选用一个74160十进制计数器进行计数、控制显示，数字显示器进行数字循环显示。
（2）电路设计思路及过程：利用输入关系和输出关系，获得如下真值表：

利用卡诺图化简法获得真值表达式：

并根据真值表达式，连接电路图，即可完成要求。
五、实验电路（画出完整的逻辑电路图和器件接线图）

六、总结调试过程所遇到的问题及解决方法，实验体会
1、设计过程中遇到过哪些问题？是如何解决的？
一开始是想使用老师说所的触发器和门电路设计电路图的，但是在完成的过程中，因为对于触发器并不是十分的熟悉，在完成电路的连接之后，始终无法获得正确的答案，无奈之下选择另辟蹊径，直接选择输入和输出的对应关系的真值表达式来连接电路，并且最终完成。

2、通过此次时序逻辑电路实验，你对时序逻辑电路的设计是否有更清楚的认识？若没有，请分析原因；若有，请说明在哪些方面更加清楚。
有，本次实验尝试了两种方法完成。第一种是利用了D触发器，第二种是利用计时器完成。通过这次实验，我对时序电路涉及到的器件更熟悉，对中规模集成电路芯片的认识更深，也掌握了时序逻辑电路的设计方法和任意进制计数器的构成方法。

如有不足之处，还望指正 ¹。

如果对您有帮助可以点赞、收藏、关注，将会是我最大的动力 ↩︎

实验二组合逻辑电路设计；实验三时序逻辑电路设计相关推荐

零基础学FPGA（五）：时序逻辑电路设计之计数器（附有呼吸灯实验、简单组合逻辑设计介绍）
目录日常·唠嗑前言一.认清逻辑设计二.时序逻辑电路设计三.扩展:呼吸灯实验日常·唠嗑第一次建立<零基础学FPGA>专栏,是在2021年2月2日,已经过去了一年了,目前只更新了 ...
实验二多路复用器的实现-数字电路与逻辑设计-湖南大学课程实验
因为CSDN传文档内的大量图片排版太麻烦了,所以直接上整个文档导出图,随便吧,反正只是备份存个档,也没什么人看. 下面是没有图片的文字部分,只是方便索引,没有排版实验二多路复用器的实现班级姓名 ...
双 JK 触发器 74LS112 逻辑功能。真值表_时序逻辑电路设计（一）：同步计数器...
时序逻辑电路设计(一):同步计数器时序电路的考察主要涉及分析与设计两个部分, 上文介绍了时序逻辑电路的一些分析方法,重点介绍了同步时序电路分析的步骤与注意事项.本文就时序逻辑电路设计的相关问题进行讨 ...
时序逻辑电路设计与仿真
一.实验目的 1.掌握时序逻辑电路的设计方法: 2.掌握基于 QuartusII 集成开发环境的时序逻辑电路设计流程: 3.熟练掌握VerilogHDL语言: 4.熟练掌握 DE2-115 开发板的使 ...
异步时序逻辑电路设计方法(统一使用上升沿触发的触发器)
在异步时序逻辑电路设计部分停留了好些时候, 思维一度陷入混乱, 但最终还是坚持了下来, 并找到了一种设计异步时序逻辑电路的方法. 这里肯定会有很多朋友问道, 既然已经掌握了同步时序逻辑电路的设计方法, ...
CSAPP实验二——bomb lab实验
CSAPP实验二-- bomb lab实验实验前准备第一部分(phase_1) 第二部分(phase_2) 第三部分(phase_3) 第四部分(phase_4) 第五部分(phase_5) 第六 ...
matlab 与非门 simulink,基于MATLAB的时序逻辑电路设计与仿真
<基于MATLAB的时序逻辑电路设计与仿真>由会员分享,可在线阅读,更多相关<基于MATLAB的时序逻辑电路设计与仿真(19页珍藏版)>请在人人文库网上搜索. 1.成绩 MAT ...
20175212童皓桢 Java实验二-面向对象程序设计实验报告
20175212童皓桢 Java实验二-面向对象程序设计实验报告实验内容初步掌握单元测试和TDD 理解并掌握面向对象三要素:封装.继承.多态初步掌握UML建模熟悉S.O.L.I.D原则了解设 ...
20172310《程序设计与数据结构》（下）实验二：二叉树实验报告
20172310<程序设计与数据结构>(下)实验二:二叉树实验报告报告封面课程:<软件结构与数据结构> 班级: 1723 姓名: 仇夏学号:20172310 实验教师:王 ...

实验二组合逻辑电路设计；实验三时序逻辑电路设计

文章目录

实验二组合逻辑电路设计实验报告

实验三时序逻辑电路设计实验报告

实验二组合逻辑电路设计；实验三时序逻辑电路设计相关推荐

最新文章

热门文章

实验二 组合逻辑电路设计；实验三 时序逻辑电路设计

文章目录

实验二 组合逻辑电路设计实验报告

实验三 时序逻辑电路设计实验报告

实验二 组合逻辑电路设计；实验三 时序逻辑电路设计相关推荐

最新文章

热门文章

实验二组合逻辑电路设计；实验三时序逻辑电路设计

实验二组合逻辑电路设计实验报告

实验三时序逻辑电路设计实验报告

实验二组合逻辑电路设计；实验三时序逻辑电路设计相关推荐