分频电路设计（笔记）

　　通常情况下，时钟的分频在FPGA设计中占有重要的地位，在此就简单列出分频电路设计的思考思路。

偶数分频电路：

　　如果要进行N倍偶数分频，可有待分频的时钟触发计数器，当计数器从0计到N/2-1时，输出时钟进行翻倍，并给计数器一个复位信号，使得下一个时钟从零开始技术，以此循环下去。

奇数分频电路：

　　奇数分频电路常用的是错位“异或”法的原理。如进行三分频，通过待分频时钟的上升沿触发计数器进行模三技术，当计数器计数到邻近值进行两次翻转。比如计数器在计数到1时，输出时钟进行翻转，计数到2时再进行翻转，即在邻近的1和2时刻进行两次翻转。这样实现的三分频占空比为1/3或2/3.如果要实现占空比为50%的三分频时钟，可通过待分频的时钟上升沿触发计数器和下降沿触发计数器进行三分频，然后将上升沿和下降沿产生的三分频时钟进行相或预算，即可得到占空比为50%的三分频时钟。

错位“异或”法推广：

　　对于实现占空比为50%的N倍奇数分频，首先进行上升沿触发的模N计数，计数到某一选定值时，进行输出时钟翻转，然后进过（N-1）/2再次进行翻转得到一个占空比非50%的技术分频时钟。再者同时进行下降沿触发的模N计数，到和上升沿触发输出时钟翻转选定值相同时，进行输出时钟翻转，同样经过(n-1)/2时，输出时钟再次翻转生成占空比非50%的奇数N分频时钟。两个占空比非50%的时钟相或运算，得到占空比为50%的奇数N分频时钟。

转载于:https://www.cnblogs.com/icelyb24/archive/2010/10/14/1851713.html

分频电路设计（笔记）相关推荐

FPGA学习笔记——分频电路设计
FPGA学习笔记--分频电路设计发布时间:2015-10-3023:29:52 分频就是用一个时钟信号通过一定的电路结构变成不同频率的时钟信号,这里介绍一下整数分频电路的设计方法.整数分频电路有偶数 ...
基于数字电路典型分频电路设计
本系统使用的Multisim14仿真文件下载链接基于数字电路典型分频电路设计摘要本系统通过数字电路设计,可以实现确定相位且频率较为准确的10KHZ.30KHZ.50KHZ的方波输出.所有电路均通 ...
【FPGA】分频电路设计（Verilog HDL设计）（良心博文）
目录前言分频器分类偶分频奇分频占空比为50%的奇分频占空比不限定的奇数分频器前言虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频.倍频,通过设置一下IP核中的参数即 ...
奇偶分频电路设计（任意占空比、50%占空比）
一.概述分频电路一般就是以输入源时钟为参考,将其进行降频输出:分频可以使用锁相环时钟资源实现,也可以计数为基础,进行分频设计.本文主要记录后者的相关问题. 二.偶分频 1.一些概念分频数:即降频倍 ...
IC面试常考题 Verilog三分频电路设计（占空比50%，三分之一，三分之二）
实现三分频电路最简单的是: 利用计数器实现. 时序图分析(本人比较懒,平常科研忙,所以直接手画时序图了,懒得用软件画了): 直接上图分析:利用计数器每隔三个周期信号翻转一次,同时在不同的计数下翻转得到 ...
笔试——分频电路设计
参考博文:https://blog.csdn.net/moon9999/article/details/77678549 https://blog.csdn.net/qq_26652069/artic ...
Verilog设计（二）：分频电路设计
目录 1.偶数分频 2. 奇数分频 3.半整数分频分频器是FPGA中常用的设计之一,在FPGA设计中担任重要的角色(时钟对于FPGA电路系统的重要性不言而喻!).尽管大多数设计中会广泛采用厂家集成的 ...
电子电路设计——分频电路设计
本文利用555定时器产生100Hz方波信号,再用4个D触发器将其变为16分频的6.25Hz电路. 一.前置知识 555定时器产生信号方式详见博客:555定时器及应用 Multisim中快速生成所需定时 ...
FPGA知识点---任意分频电路设计
学习之前,先理解一下什么叫占空比? 占空比:对于一串理想的脉冲序列中(如方波),正脉冲的持续时间与脉冲中周期的比值,叫做这个方波的占空比. 偶数倍分频偶数倍分频应该是大家比较熟悉的分频,也是最简单的 ...

分频电路设计（笔记）

分频电路设计（笔记）相关推荐

最新文章

热门文章