本文利用555定时器产生100Hz方波信号，再用4个D触发器将其变为16分频的6.25Hz电路。

一、前置知识

555定时器产生信号方式详见博客：555定时器及应用

Multisim中快速生成所需定时器方法详见博客：Multisim快捷生成555定时器
对寄存器及触发器的基本功能介绍详见博客：基本时序逻辑电路

二、D触发器的二分频

触发器连接方法：

由触发器基本工作原理可得：

三、74LS74

74LS74为集成D触发器芯片，每个芯片中包含两个D触发器

其中，1、13引脚为异步复位端，4、10为异步置位端。

四、电路图

每个D触发器可实现二分频功能，四个触发器串联便可达到16分频的目的。

用示波器验证结果如下：

电子电路设计——分频电路设计相关推荐

基于数字电路典型分频电路设计
本系统使用的Multisim14仿真文件下载链接基于数字电路典型分频电路设计摘要本系统通过数字电路设计,可以实现确定相位且频率较为准确的10KHZ.30KHZ.50KHZ的方波输出.所有电路均通 ...
分频电路设计（笔记）
通常情况下,时钟的分频在FPGA设计中占有重要的地位,在此就简单列出分频电路设计的思考思路. 偶数分频电路: 如果要进行N倍偶数分频,可有待分频的时钟触发计数器,当计数器从0计到N/2-1时,输出时钟 ...
FPGA学习笔记——分频电路设计
FPGA学习笔记--分频电路设计发布时间:2015-10-3023:29:52 分频就是用一个时钟信号通过一定的电路结构变成不同频率的时钟信号,这里介绍一下整数分频电路的设计方法.整数分频电路有偶数 ...
【FPGA】分频电路设计（Verilog HDL设计）（良心博文）
目录前言分频器分类偶分频奇分频占空比为50%的奇分频占空比不限定的奇数分频器前言虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频.倍频,通过设置一下IP核中的参数即 ...
奇偶分频电路设计（任意占空比、50%占空比）
一.概述分频电路一般就是以输入源时钟为参考,将其进行降频输出:分频可以使用锁相环时钟资源实现,也可以计数为基础,进行分频设计.本文主要记录后者的相关问题. 二.偶分频 1.一些概念分频数:即降频倍 ...
八路电子抢答器电路设计
2010-01-14 科信学院课程设计说明书 (2008/2009学年第二学期) 课程名称 : 单片机课程设计题目 : 八路电子抢答器电路设计专业班级 : 学生姓名 : 学 ...
IC面试常考题 Verilog三分频电路设计（占空比50%，三分之一，三分之二）
实现三分频电路最简单的是: 利用计数器实现. 时序图分析(本人比较懒,平常科研忙,所以直接手画时序图了,懒得用软件画了): 直接上图分析:利用计数器每隔三个周期信号翻转一次,同时在不同的计数下翻转得到 ...
笔试——分频电路设计
参考博文:https://blog.csdn.net/moon9999/article/details/77678549 https://blog.csdn.net/qq_26652069/artic ...
Verilog设计（二）：分频电路设计
目录 1.偶数分频 2. 奇数分频 3.半整数分频分频器是FPGA中常用的设计之一,在FPGA设计中担任重要的角色(时钟对于FPGA电路系统的重要性不言而喻!).尽管大多数设计中会广泛采用厂家集成的 ...

电子电路设计——分频电路设计

一、前置知识

二、D触发器的二分频

三、74LS74

四、电路图

电子电路设计——分频电路设计相关推荐

最新文章

热门文章