组合逻辑电路中，同一信号经不同的路径传输后，到达电路中某一会合点的时间有先有后，这种现象称为逻辑竞争，而因此产生输出干扰脉冲的现象称为冒险。

竞争

竞争（Competition）定义为：在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径的延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。把不会产生错误输出的竞争的现象称为非临界竞争。把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。

一个竞争的例子如图所示。图中的输入信号经过了两个不同的路径，因为处理及布线延时的缘故，不同路径的有效输出信号（对应路径1命名为输出1，对应路径2命名为输出2。图中假设两个输出的理论输出都是从“0”到“1”的变化）的时间可能是不同的。

冒险

冒险（Risk）定义为：信号在器件内部通过连线和逻辑单元时，都有一定的延时，延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为‘毛刺’。如果个组合逻辑电路中有‘毛刺’，出现，就说明该电路存在冒险。

图中的两个输入信号，经过了两个不同的路径，因为处理及布线延时的缘故，对于器件的有效输入信号的时间可能是不同的。器件进行处理获得的输出（假设理论上的输出应该保持“0”不变）产生了预料之外的、急风暴雨般的“1”。这个短时的高电平就是所谓的毛刺。

总结

竞争、冒险都是由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上时，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。

数字电路的竞争与冒险相关推荐

数字电路基础知识—— 组合逻辑电路中的竞争与冒险（竞争与冒险、检验方法、及消除方法）
在数字逻辑设计中,并不是说最简的逻辑表达式在设计组合逻辑时一定是最优的,可能就会出现本次介绍的竞争与冒险问题,所以需要了解竞争与冒险的检验以及竞争与冒险的避免消除方法. 一.竞争与冒险现象及其形成原因 ...
组合电路中的竞争与冒险
组合电路中的竞争与冒险 1.竞争与冒险由于逻辑门存在延迟时间以及信号的传输路径不同,当输人信号电平发生瞬间变化时,电路可能产生与稳态时逻辑功能不一致的错误输出,这种现象就是电路中的竞争与冒险. 例如 ...
关于电路的竞争与冒险问题详解
产生原因数字电路中,信号传输与状态变换时都会有一定的延时. 在组合逻辑电路中,不同路径的输入信号变化传输到同一点门级电路时,在时间上有先有后,这种先后所形成的时间差称为竞争(Competition) ...
【Verilog HDL 训练】第 04 天（竞争、冒险、译码等）
1. 什么是竞争和冒险? 记得我刚学FPGA那会,恶补基础知识,其中之一就是竞争与冒险,我参考了<FPGA之道>,记录了几篇博客: [ FPGA ]组合逻辑中的竞争与险象问题(一) 第一篇 ...
查找表的原理与结构什么是竞争与冒险现象？怎样判断？如何消除？
查找表的原理与结构: 查找表(look-up-table)简称为LUT,LUT本质上就是一个RAM.目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有 4位地址线的16x1 ...
（82）FPGA竞争与冒险-面试必问（六）（第17天）
(82)FPGA竞争与冒险-面试必问(六)(第17天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)FPGA竞争与冒险-面试必问(六)(第17天) 5)技术交流 ...
（2）FPGA面试题竞争与冒险
1.1 FPGA面试题竞争与冒险 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题竞争与冒险: 5)结束语. 1.1.2 本节引言 "不积跬步,无 ...
组合逻辑中的竞争与冒险
1.概念竞争(competition): 说法一:在组合逻辑中,信号由于经由不同路径达到输出端,由于每条途径延迟时间不同,达到输出门的时间就有先有后,这种现象就称之为竞争. 说法二:门电路的两个输入 ...
什么是竞争和冒险，如何消除？
原文出处竞争:在组合电路中,信号经由不同的路径到达某一会合点的时间不一致的现象. 冒险:由于竞争而引起电路输出发生瞬间错误,表现为输出端出现了理论上没有的窄脉冲. 怎么判断电路中是否存在竞争与冒险? ...

数字电路的竞争与冒险

竞争

冒险

总结

数字电路的竞争与冒险相关推荐

最新文章

热门文章