组合电路中的竞争与冒险

组合电路中的竞争与冒险
1.竞争与冒险
由于逻辑门存在延迟时间以及信号的传输路径不同，当输人信号电平发生瞬间变化时，电路可能产生与稳态时逻辑功能不一致的错误输出，这种现象就是电路中的竞争与冒险。
例如，一个简单组合电路如下图所示，若不考虑门的延迟时间，则有F=A・(~A)=0，稳态时F应恒为0。若考虑门的延迟(设每个门的延迟均为t)，则输入信号A需经非门延退t后オ得到A非。当A変量发生跳变(0→1)时，由于A和A非到达与门输入端有时间差，出现了A和A非同时为1的情况，所以在输出端产生了正向尖峰脉冲，或称正向毛刺。

又如，在下图所示电路中，其输出函数F=AB+（/A）C，当B=C=1时，F=A+(/A)，在稳态条件下，F应恒为1。但当A変量发生变化1→0时・由于门电路有延迟，/(AB)和/((/A)C)到达G门输入端有时间差，出现了A和/A同时为1的情况，所以在输出端产生了负向尖峰脉冲，或称负向毛刺。

从以上分析可以看出，当某一输入变量发生变化时，由于传输路径不同，到达电路中某一个门的输入端的时间有先有后，这种时差现象称为竞争。由于竞争而使电路输出端产生尖峰脉冲的现象称为冒险。组合电路中的竞争是普遍现象，但不一定都会产生冒险。上图所示的波形图中，当输入信号A从0变为1时，也会有竟争，但未在输出端产生毛刺，所以竞争不一定造成危害。但是一旦出现毛刺，若下级负载对毛刺敏感，则会使负载电路产生错误动作，这是不允许的。
以上分析都是在一个输人变量发生变化的条件下，电路在过渡过程中产生的冒险一般称为逻辑冒险;由于两个或多个输入变量变化时间不同步引起的冒险称为功能冒险，这里仅讨论逻辑冒险现象
2.逻辑冒险的判别
1)代数法
若组合逻辑电路的输出函数表达式为下列形式之一，则存在逻辑冒险现象:
F=X+(/X) 存在0型冒险(负向毛刺)
F=X·(/X) 存在1型冒险(正向毛刺
这里X为有竞争条件的变量，且可能产生冒险现象.
“1”冒险是由一个变量的原变量和反变量同时加到与门输入端造成的。“0”冒险是由一个变量的原变量和反变量同时加到一个或门输入端造成的。
例题：下列表达式不存在竞争冒险的有( D )。
A Y = ABC’+AB’
B Y = AB+ B’C
C Y = (A+B)(B’+C)
D Y = (A+B’)AD’
解析：考察数字电路中的竞争冒险问题
在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑是否存在竞争冒险现象。如果输出端电路的两个输入信号A和A’是输入变量A经过两个不同的传输途经而来的，那么的那个输入变量A的状态发生突变时输出端便有可能产生尖峰脉冲。因此，只要输出端的逻辑函数在一定条件下化简成Y = A+ A’或Y = A A’则可判定存在竞争冒险现象。
A选项当A = 1，C = 0时，Y = B+ B’，所以会存在竞争冒险问题
B选项当A = C = 1时，Y = B+ B’，所以会存在竞争冒险问题
C选项当A = C = 1时，Y = B+ B’，所以会存在竞争冒险问题
D选项化简为Y = AD’，所以不会产生竞争冒险问题
2)卡诺图法
如果卡诺图中有两个卡诺圈相切，且相切处未被其他卡诺圈包围，则可能发生冒险现象。下图所示的卡诺图中，卡诺圈AB和AC相切，当输入变量B=C=1，A变量变AB化时将产生冒险现象。

增加冗余项

3.冒险现象的消除
（1）增加冗余项，如上图所示。
冗余项是简化函数时应舍弃的多余项，但为了电路工作可靠又需加上它。可见，最简化设计不一定都是最佳的。

(2)加滤波电路，消除毛刺的影响。毛刺很窄，其宽度可以和门的传输时间相比拟，因此常在输出端并联滤波电容C，或在本级输出端与下级输入端之间申接一个如图所示的积分电路来消除其影响。但C或R、C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。

(3)加选通信号，避开毛刺。毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封住，待电路进入稳态后，再加选通脉冲选取输出结果。该方法简单易行，但选通信号的作用时间和极性等一定要合适。

以上三种方法各有特点。增加冗余项适用范围有限，加滤波电容是实验调试阶段常采取的应急措施，加选通脉冲则是行之有效的方法。

组合电路中的竞争与冒险相关推荐

数字电路基础知识—— 组合逻辑电路中的竞争与冒险（竞争与冒险、检验方法、及消除方法）
在数字逻辑设计中,并不是说最简的逻辑表达式在设计组合逻辑时一定是最优的,可能就会出现本次介绍的竞争与冒险问题,所以需要了解竞争与冒险的检验以及竞争与冒险的避免消除方法. 一.竞争与冒险现象及其形成原因 ...
数字电路中的竞争与冒险
竞争冒险在<数字电子技术基础>中有详细的阐述,由于学过很久了,现在再翻开复习复习,总结总结. 在组合电路中,当输入信号改变状态时,输出端可能出现虚假信号(过渡干扰脉冲),这对电路来说是不利 ...
组合电路中的静态冒险与动态冒险
组合电路中的静态冒险与动态冒险文章目录组合电路中的静态冒险与动态冒险 1. 静态冒险 1.1 静态1型冒险定义:静态1型冒险是这样的输入组合对: a) 只有一个输入变量不同: b) 这两种输入组 ...
组合逻辑中的竞争与冒险
1.概念竞争(competition): 说法一:在组合逻辑中,信号由于经由不同路径达到输出端,由于每条途径延迟时间不同,达到输出门的时间就有先有后,这种现象就称之为竞争. 说法二:门电路的两个输入 ...
组合逻辑中的竞争与冒险现象
实际的信号有一个上升和下降的过程由于信号在变化过程中,不会瞬间立刻发生变化,要经过一个过渡过程当输入的A的信号已经到达高电平,可是我们发现B的信号还没有降到低电平,在这一段时间内,输出还是为高电平 ...
组合逻辑中的竞争冒险问题
目录 1. 竞争逻辑冒险功能冒险 1.1. 数字电路的竞争问题功能冒险逻辑冒险 1.2. 测试仿真的竞争问题放大delta cycle 2. 判断冒险 2.1. 判断功能冒险 2.2. ...
什么是竞争和冒险，如何消除？
原文出处竞争:在组合电路中,信号经由不同的路径到达某一会合点的时间不一致的现象. 冒险:由于竞争而引起电路输出发生瞬间错误,表现为输出端出现了理论上没有的窄脉冲. 怎么判断电路中是否存在竞争与冒险? ...
组合、时序逻辑电路中的竞争—冒险现象
一.组合逻辑电路中的竞争-冒险现象 1.竞争-冒险现象及其成因竞争:门电路的两个输入信号同时向相反的逻辑电平跳变(一个从1变为0,另一个从0变为1)的现象. 注意:只要存在竞争现象,输出就有可能出现 ...
FPGA中的竞争冒险消除
目录竞争冒险消除 1.竞争与冒险 1.1 竞争 1.2 冒险 1.3 竞争与冒险的关系 1.4 检查竞争冒险的方法 1.5 消除竞争冒险的措施 2.毛刺 2.1 毛刺产生的原因 2.2 毛刺产生的条 ...

组合电路中的竞争与冒险

组合电路中的竞争与冒险相关推荐

最新文章

热门文章