在数字逻辑设计中,并不是说最简的逻辑表达式在设计组合逻辑时一定是最优的,可能就会出现本次介绍的竞争与冒险问题,所以需要了解竞争与冒险的检验以及竞争与冒险的避免消除方法。

一、竞争与冒险现象及其形成原因

两个输入信号同时向相反方向的逻辑电平跳变的现象(即一个由1- > 0, 另一个从0 -> 1),称为竞争。
因竞争导致在输出端可能产生尖峰脉冲的现象,称为冒险。

通俗一点的说,信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象,就称之为竞争,由于竞争现象所引起的电路输出发生瞬间错误的现象,就称之为冒险。
竞争表现在输出波形上,则是出现0电平或者1电平的尖峰,称 “毛刺”

上图表示一个与门,在输入信号A从1变为0,并且B 从)变为1,而且B信号首先上升到VIL,这样会在极短时间内,产生一个毛刺。

二、竞争冒险的影响因素:

对于一个非门和一个与门,本来在理想情况下Y的输Y出应该是一直稳定的0输出,但是实际上每个门电路从输入到输出是一定会有时间延迟的,这个时间通常叫做电路的开关延迟。而且制作工艺门的种类甚至制造时微小的工艺偏差,都会引起这个开关延迟时间的变化。
下图图很好的说明了组合逻辑中的冒险竞争对于电路的影响。

三、 检查竞争冒险的常用方法:

  1. 逻辑表达式化简法
    如果输出端门电路的两个输入信号A和A’是输入变量A经过两个不同的传输途径而来,则当输入变量发生变化时,输出端就可能产生尖峰脉冲。

    故对于输出端的逻辑函数在一定条件下能化简成:
    Y=A+A’ , 存在 “0” 型竞争;
    Y=AA’ ,存在 “1” 型竞争;
    的情况下,则判定一定有竞争冒险现象。

  2. 卡洛图法
    即如果一个逻辑函数的表达式的卡洛图中所画圈没有重叠并且相切,则判定有竞争冒险。(本质上还是利用上面的方法,只是比较直观形象的判断)
    对于以下卡洛图,左图存在竞争冒险,而由图不存在竞争冒险。

  3. 例:对于逻辑函数Y=AB+A’C
    当B=C=1时,Y=A+A’,故此函数存在竞争冒险。
    画出此逻辑函数的卡洛图,发现和上左图有类似的,因此存在竞争与冒险。

四、消除冒险竞争

  1. 加滤波电容,消除毛刺的影响
    在输出端并联接一个很小的滤波电容,削弱尖峰脉冲的幅度至门电路的阈值以下。
    简单易行,但是会增加输出电压波形上升时间和下降时间,使波形变坏。

  2. 加选通信号,避开毛刺
    引入选通信号p,因为p的高电平出现在电路到达稳定状态后,所以上图中的G0-G3每个门都不会出现尖峰脉冲。
    注意:
    G0-G3的信号也会变成脉冲信号,并且宽度需要和脉冲相同。如,当AB=11时,Y3并不会立刻变为1,需要等到p脉冲出现过后,才给出一个正脉冲。

  3. 增加冗余项,消除逻辑冒险。(卡洛图)
    1)存在竞争的情况下,增加冗余项,实现输出消除毛刺。
    例:逻辑表达式如下:Y = A’BC + AB
    当B = C = 1时, 电路存在“0”型竞争。增加项:冗余项 B&C
    更变后:Y = A’BC + AB + B C (利用消去冗余项公式)

    2)还有卡诺图法,在两个相切的圆之间,相切接触的地方增加一个连接圆。

    对于上面的卡洛图,在相切的位置增加 冗余项 B’C,故函数表达式Y=A’B’+AC+B’C

数字电路基础知识—— 组合逻辑电路中的竞争与冒险(竞争与冒险、检验方法、及消除方法)相关推荐

  1. 数字电路基础知识——组合逻辑电路(奇偶校验电路、数据比较器的设计)

    数字电路基础知识--组合逻辑电路(奇偶校验器.比较器的Verilog设计) 本次主要介绍组合逻辑电路中的奇偶校验电路以及比较器的设计,以及相干的实例来熟悉这两种电路. 一.奇偶校验电路 奇偶校验码 奇 ...

  2. 数字电路基础知识——组合逻辑电路实现一些简单逻辑电路 (一)(用Verilog实现:绝对值函数运算(补码问题),取对数函数(移位寄存器),取整函数)

    数字电路基础知识--组合逻辑电路实现一些简单逻辑电路 (一)(用Verilog实现:绝对值函数运算(补码问题),取对数函数(移位寄存器),取整函数) 在数字逻辑设计中,本节介绍绝对值运算函数如何用Ve ...

  3. 数字电路基础知识——组合逻辑电路之乘法器的设计(一)—— 并行、移位相加、加法树、查找表乘法器

    数字电路基础知识--乘法器的设计(一)-- 并行.移位相加.加法树.查找表 乘法器的设计主要应用在数字信号处理和数字通信,本节主要介绍乘法器的四种实现方法.使用并行乘法器.移位相加乘法器.查找表乘法器 ...

  4. 数字电路基础知识——格雷码和二进制码的转换的算法和Verilog实现

    数字电路基础知识--格雷码和二进制码的转换的算法和Verilog实现 关于数字电路中的码制问题在这篇博客中已经做了详细分析, 数字电路基础知识--数字IC中的进制问题(原码,反码,补码以及各进制的转换 ...

  5. SAP SD基础知识之订单中装运相关的功能 I

    SAP SD基础知识之订单中装运相关的功能 I 一,装运点决定Shipping Point Determination 每个订单行项目都会决定一个shipping point:系统会自动带出一个shi ...

  6. SAP SD 基础知识之定价中的条件技术(Condition Technique in Pricing)

    SAP SD 基础知识之定价中的条件技术(Condition Technique in Pricing) 一,定价程序Pricing Procedure 所有定价中允许的条件类型都包含在定价程序中: ...

  7. 数字电路基础知识——乘法器的设计(二)( 串行、流水线、有符号数八位乘法器)

    数字电路基础知识--乘法器的设计(二)( 串行.流水线.有符号数八位乘法器) 前面一节关于乘法器的具体实现方式有很多种方法,均有各自的优缺点. 本节将再介绍一下两种乘法器的设计,分别用Verilog语 ...

  8. 数字电路基础知识|时钟和时序

    时钟的概念 时钟对数字电路而言非常重要,没有时钟数字电路就没法工作,其全称是时钟频率,一般由晶振来提供时钟频率. 在数字电路中,所有数据.逻辑单元等状态的更新都是以时钟为基础的,时钟频率在数字电路中起 ...

  9. 数字电路实验一 组合逻辑电路的设计预实验报告

    数字电路实验一 组合逻辑电路的设计 ---用与非门74LS00,74LS20设计制作一个三人表决电路 (验证性实验) 预习要求: 1.查资料画出74ls00和74ls20芯片引脚图排列图,画出逻辑符号 ...

最新文章

  1. MyEclipse 2013 新功能介绍
  2. DL HARQ UCI in PUCCH — R16
  3. Python3之Django Web框架中间件???
  4. SQL Server 2005客户端安装和端口设置
  5. My97DatePicker详细说明
  6. 利用jQuery和css实现的模仿百度搜索列表页面的分页的足迹效果
  7. C++提高部分_C++函数模板_注意事项---C++语言工作笔记082
  8. 05:整数序列的元素最大跨度值
  9. 字符编码ASCII,Unicode和UTF-8
  10. 平面设计素材的优秀网站有哪些?好用的都放在这里啦!
  11. 海底捞无人餐厅上线,万人失业潮又要到来?
  12. 商丘学院计算机考研,商丘学院院校简介_商丘学院研究生院 - 中国考研网
  13. 凸优化之共轭函数(3)
  14. 程序员工作年限谜题:大数据为你解析,程序员到底能干到多少岁?
  15. 《机器学习》周志华 学习笔记
  16. JavaIO流,万物皆文件
  17. 关系数据模型和SQL基础
  18. 物联网卡应用在哪些方面
  19. R数据分析当中的化整为零(Split-Apply-Combine)策略
  20. 刚买个炼狱蝰蛇1800dpi的下完驱动提示没有发现鼠标

热门文章

  1. 百度黄埔学院将培养一批首席AI架构师,为“国之重器”赋能
  2. 将古老的学问带入科技时代
  3. 赛马网基本算法之--翻转数组
  4. 【向量空间】:如何实现一个简单的音乐推荐系统
  5. window10设置有密码的共享文件夹
  6. Spring启动—Bean的初始化顺序
  7. android 矢量图 开源,Android 使用 SVG 矢量图
  8. Docker学习(4)——如何通过阿里云的镜像加速器快速拉取镜像到本地
  9. 基于SSM的小区物业管理系统设计与实现
  10. siege 用户登录_性能测试之siege