Cir 和 IBIS模型的使用
Cir 和 IBIS模型的使用
在Analog上,很多时候下载到的是 cir和ibs 文件,那么如何使用呢。Cadence 中的pspice套件中含有编辑模型的程序模块,可以使用它进行转换,得到Capture库文件(olb格式) 和 Pspice 库文件(lib格式)。
- ibs文件的转换
Step1:打开PSpice Model Editor
如下图所示找到Pspice Model Editor,单击并打开。
图1 打开Model Editor
Step2:转换成PSpice的lib库文件
按下图2—5操作
图2 打开IBIS Translator
图3 打开IBIS模型文件
图4 IBIS模型信息
图5 生成的lib文件
Step3:转换并导出成Capture库文件
如图6—9所示
图6 导出成Capture库文件
图7 选择路径
图8 转换错误信息显示
图9 转换好的文件
- cir文件的转换
cir文件可以直接选择另存为(save as)来保存成lib文件,故不再介绍。下面介绍导出为olb文件的方法。
Step1:打开Pspice Model Editor
如上图1 所示,打开Pspice Model Editor,然后,打开 cir 文件,如下图10 所示
图10 打开 cir 文件
然后双击左侧Model List 中你刚选择的文件,在右侧可以看到详细内容(使用记事本也可以查看),如下图11。
图11 查看 cir 文件
Step2 导出为olb文件
单击 FIle -> Export To Capture… 如下图所示
图12 导出为olb文件
然后再弹出的对话框中选择输出文件路径,注意不要包含中文字符,否则可能出错,然后确定,移步下图
图13 转换结果提示框
然后就可以在输出路径中找到文件。
Finished!Enjoy!
————————————————
版权声明:本文为CSDN博主「如若明镜」的原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接及本声明。
原文链接:https://blog.csdn.net/enjoyyl/article/details/40518751
Cir 和 IBIS模型的使用相关推荐
- IBIS建模——第2部分:为何以及如何创建您自己的IBIS模型
IBIS建模--第2部分:为何以及如何创建您自己的IBIS模型 [导读]本文提供有关在创建IBIS模型时如何使用LTspice®的说明指南,涵盖从IBIS预建模程序到IBIS模型验证的整个过程.本文还 ...
- 高速电路设计与仿真之Model Integrity篇(IBIS模型介绍)
工欲善其事必先利其器,高速电路的仿真离不开的就是Model Integrity仿真工具,而Model Integrity仿真用到的模型就是IBIS模型文件.使用Model Integrity不仅可以用 ...
- Cadence导入IBIS模型用于仿真
SPICE模型库网址 查找SPICE模型的最佳位置是浏览供应商或制造商的网站,以下是部分常用的网址. 1.ADI https://www.analog.com/en/design-center/sim ...
- 赛灵思 PL 和 PS IBIS 模型解码器
注:本文转自赛灵思中文社区论坛,源文链接在此.本文原作者为XILINX工程师. 以下为个人译文,仅供个人学习记录参考之用,如有疏漏之处,还请不吝赐教. 赛灵思为 FPGA 和 MPSoC 器件中所有受 ...
- S参数模型和 IBIS模型入门
S参数模型 基于频域的行为级模型, S参数主要用于分析高频无源结构. S参数描述的通道对信号的影响和通道的特性. 描述线性无源互连结构的一种行为模型,来源于网络分析法. S参数模型不考虑互连结构 ...
- 这么说IBIS模型,你应该就懂了
读datasheet最高深的境界,不仅要看datasheet上的内容,凡是涉及到的算法,协议,配合器件,都要懂,要善于做延展辅助阅读,甚至看清楚芯片背后的设计哲学.听说要写个datasheet简单的三 ...
- 数据传输完整性_基于IBIS模型的FPGA信号完整性仿真验证方法
人工智能与深度学习等领域的快速发展,使得FPGA等器件应用范围愈加广泛,同时也要求器件的开关速率加快.引脚数量增多.但陡峭的时钟边沿和增加的引脚数使得杂散.耦合.寄生电容电感会对器件产生诸多信号完整性 ...
- 高速互联仿真-Spice模型和IBIS模型的区别
Spice模型的特点总结. Spice模型是进行电路级仿真的.电流,电压,电容等节点的具体参数是从元器件图形.材料特性得来,是建立在低级数据的基础上,每个BUFFER中的元器件分别被描述和仿真. 仿真 ...
- Candence PCB Si 仿真设计篇1:为仿真文件添加ibis模型
软件版本:cadence 16.6 仿真拓扑如下: 本章节主要完成对上述目标仿真拓扑中的PLL时钟芯片和FPGA完成IBIS模型的配置: 1.打开cadence PCB SI GXL: 2.在PCB ...
最新文章
- 企业如何提升管理能力,让企业协作更顺畅?
- php获取函数里参数吗,php函数中获取参数信息方法(记录)
- Hadoop 2.0联邦机制
- linux内核earlyprink,内核启动参数机制学习笔记
- 宫崎骏动画里的新垣结衣见过没?简直美呆!
- Python3网络爬虫开发实战,抓包工具 Charles 的使用
- 一项一项教你测等保2.0——Windows入侵防范
- linux16.04下安装Clion2019.2记录以及C++代码运行
- System.Windows.Forms.ListView
- Linux命令之awk:高级输入输出(四)
- python超市管理系统实训报告_java超市管理系统实训报告
- 模糊c均值聚类算法原理详细讲解
- 最全的英语收藏夹(精品)
- 《GPU编程与CG语言之阳春白雪下里巴人》 读书笔记3 漫反射与Lambert光照模型
- kinit 某个账户,提示 Clients credentials have been revoked
- 淘宝天猫店铺商品API,店铺商品分类接口代码对接教程
- 48张帮助程序员梳理知识框架结构图谱
- JAVA修炼秘籍第四章《闭关修炼》
- 45岁以后,外企的人都到去哪里了呢?(转载:岭南一梦)
- matlab 多连杆前悬架,基于MATLAB的前悬架车辆振动特性
热门文章
- 农业物联网智能灌溉的功能特点
- java script中extends,JavaScript继承之ES6的extends
- Windows登录日志详解
- LeetCode 11-20 题
- jboss eap mysql_JBoss EAP 7概述
- Quartz Trigger状态转换
- 手把手教你搭建自己的 AV1 Analyzer
- 论文翻译:2022_PACDNN: A phase-aware composite deep neural network for speech enhancement
- 浅析2017年医疗类APP开发前景
- Skip List(跳表)