Verilog门级实现二选一多路选择器

使用门级电路实现1位二选一多路选择器。

通过真值表设计电路：

使用Verilog门级实现：

module MUX2X1(A0,A1,S,Y);//命名
input A0,A1,S;//输入，全部为1位
output Y;//输出为1位
not i0(S_n,S);//非门
nand i1(A0_S,A0,S_n);//与非门，输出命名为A0_S
nand i2(A1_S,A1,S);//与非门，输出命名为A1_S
nand i3(Y,A0_S,A1_S);//与非门,输出为Yendmodule

测试代码：

`timescale 1ns/1ns
module MUX2X1_tb;
reg A0,A1,S;
wire Y;
initial
begin
S=1;
A0=0;
A1=0;
#1000
S=0;
endalways #100 A0=~A0;
always #200 A1=~A1;MUX2X1 mux2x1(//将该代码的信号输入MUX2X1
.A1(A1),
.A0(A0),
.S(S),
.Y(Y)
);
endmodule

Verilog门级实现二选一多路选择器相关推荐

跟着小梅哥初学FPGA ，vivdao开发平台，二选一多路选择器。
今天正式开始自己的FPGA自学之路,由于导师项目需要,xilinx ZYNQ 7系列的板子,vivado软件平台进行开发,所以自己也直接学习vivado软件开发的板子,我自己学习所用的开发板是xili ...
Verilog学习日志（4选一多路选择器）
初次接触硬件设计相关的东西,对学习过程进行一下记录. 首先根据书上内容设计了一个简单的二选一选择器 Verilog代码如下: module mux2_1 #( parameter DW = 32 // ...
Verilog练习笔记（四选一多路选择器）
制作一个四选一的多路选择器,要求输出定义上为线网类型状态转换: d0 11 d1 10 d2 01 d3 00 信号示意图: 波形示意图: 输入描述: 输入信号 d1,d ...
小梅哥Xilinx FPGA学习笔记1——二选一多路器
二选一多路器〇.功能介绍 1.功能描述 2.原理图一.代码编写 1.设计文件 2.激励文件 3.仿真图二.总结〇.功能介绍 1.功能描述 sl为控制信号,a,b为两个输入信号,out为输出信号 ...
小梅哥-建工程+二选一多路器
1. 通过单击 Quick Start 组的 Create Project 来新建一个 Vivado 设计工程. 说明:在 Vivado 的启动界面中分为 Quick Start.Tasks.Lear ...
Verilog数字系统设计——4 选1 多路选择器
Verilog数字系统设计--4 选1 多路选择器题目试分别使用assign.门级原语和always 语句设计4 选1 多路选择器,并写出测试代码进行测试.要求编制测试模块对实现的逻辑功能进行完整 ...
Quartus II使用说明（Verilog HDL二选一数据选择器）
<可编程数字逻辑电路设计>课程中Quartus II软件的使用说明 VHDL和Verilog HDL不一样. 1.新建文件夹,里面包含5个子文件夹(doc/img/prj/rtl/test ...
Vivado（二选一多路器）
开发流程一:Add Sources(二选一多路器代码见下)(Add or creat design sources) module mux2(a,b,sel,out );input a;input ...
Verilog二选一数据选择器
//二选一数据选择器module mux2_1(a0,a1,s,f) input a0,a1,s; output f;//默认是wire(线)变量 assign f=(s)?a1:a0;//assig ...

Verilog门级实现二选一多路选择器

Verilog门级实现二选一多路选择器相关推荐

最新文章

热门文章