【加法笔记系列】逻辑门、半加器、全加器、波纹进位加法器
在之前了解 PN 结以及逻辑电路实现之后，终于可以开始尝试实现计算机的加法了。
- 逻辑门，包括与、或、与非、异或
- 半加器，半加器电路
- 全加器，全加器电路
- 波纹进位加法器
逻辑门
与门 AND
或门 OR
与非门 NAND
异或门 XOR
真值表
| A | B | AND | OR | NAND | XOR |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 |
半加器
半加器（half adder）的功能是将两个一位二进制数相加。它具有两个输入和两个输出（分别是和（sum）、进位（carry））。
— Wiki
半加器电路图
| A | B | Carry | Sum |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |
半加器简化图
全加器
全加器（full adder）将两个一位二进制数相加，并根据接收到的低位进位信号，输出和、进位输出。全加器的三个输入信号为两个加数A、B和低位进位Cin。
全加器逻辑电路
该电路如用简化版半加器表示，可以如下图：
全加器真值表
二进制的全加器，刚可以用两位表示最大值，即 1 + 1 + 1 = 3 = 11(2)
| A | B | Cin | Cout | S |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |
全加器简化图
或
波纹进位加法器
如果不需要连接其他进位信号，则最低位的全加器可以用半加器替换。
References
- 计算机中加法的实现
- 加法器
更多文章访问：zhoukekestar.github.io/notes
转载于:https://juejin.im/post/5af284b8518825672a02e7db
【加法笔记系列】逻辑门、半加器、全加器、波纹进位加法器相关推荐
- php条件运算符加法器,【加法笔记系列】JS 加法器模拟
JS 加法器模拟,实现 半加器 全加器 波纹进位加法器 全部代码 补码 & 减法 常规位运算 位运算 & 简单的 assert 断言 // 常规位运算 // https://devel ...
- 【加法笔记系列】逻辑电路的实现
了解完二极管和 PM 结原理后,就可以看懂简单的逻辑电路了 载流子 场效应管 与门 AND 二极管实现 继电器实现 CMOS 实现 NMOS 实现 或门 OR 或非 NOR 与非 NAND 载流子 在 ...
- 加法器------半加法器，全加法器，超前进位加法器
一.加法器是什么 举个例子,要表示一个 8 位数的整数,简单地用 8 个 bit,也就是 8 个电路开关.那 2 个 8 位整数的加法,就是 2 排 8 个开关.加法得到的结果也是一个 8 位的整数, ...
- 【HDL系列】半加器、全加器和行波进位加法器原理与设计
目录 一.半加器 二.全加器 三.行波进位加法器 加法器是算术运算的一种,在计算机和一些处理器中被运用于算术逻辑单元ALU中或者处理器的其他部分如计算地址,加减操作等类似操作.今天.我们来重温下数字电 ...
- 四位行波进位加法器_【HDL系列】半加器、全加器和行波进位加法器原理与设计...
加法器是算术运算的一种,在计算机和一些处理器中被运用于算术逻辑单元ALU中或者处理器的其他部分如计算地址,加减操作等类似操作.今天.我们来重温下数字电路中的加法器. 一.半加器 半加器用于计算2个单比 ...
- Verilog中的加法器（半加器，全加器，串行、超前进位加法器）
加法器为半加器和全加器: 半加器:不考虑低位向高位的进位.2输入,2输出. 全加器:考虑低位向高位的进位.3输入(多了进位输入C),2输出. Verilog代码如下: module half_add( ...
- HDLBits答案(8)_Verilog半加器、全加器和行波进位加法器原理与设计
半加器.全加器和行波进位加法器原理与设计 HDLBits链接 半加器 定义: 半加器用于计算2个单比特二进制数a与b的和,输出结果sum(s)和进位carry(c).在多比特数的计算中,进位c将作为下 ...
- python 数据结构与算法分析 逻辑门半加器与全加器实现
该书是北大数据结构与算法python版课程教材,视频b站上有,第一章课后练习有逻辑门电路实现. 在数字电路中,所谓"门"就是只能实现基本逻辑关系的电路.最基本的逻辑关系是与.或.非 ...
- 半加器、全加器、行波进位加法器、超前进位加法器
半加器 两个1bit数据相加,不包含进位. 全加器 包含低位来的进位,相当于三个1bit数据相加. 至于为啥或和异或一样的解释:因为AB为00,01,10时异或和或结果一样,但是11时或为1,异或为0 ...
最新文章
- CSS中的margin的三种写法
- 联邦学习最新研究趋势
- trunc怎么进行日期相减_【PL/SQL】 关于日期操作的常见需求
- 给ADSL用户的忠告
- 带有JSF，Servlet和CDI的DynamicReports和JasperReports
- 用c语言定义一个分式方程,计算机C语言实验报告(00001)
- Java基础篇：什么是FileWriter
- oracle替换指定字符串字符_实例：替换方框内字符串内容
- pytorch---模型加载与保存（3）保存和加载 Checkpoint 用于推理/继续训练
- java计算机毕业设计水果商城设计MyBatis+系统+LW文档+源码+调试部署
- html5制作旋转正方体,html5—旋转立方体
- python读取.nii.gz文件并使用nibabel展示医学图片
- 通过分析周榜前100名专家的博客文章 手把手教你写出爆款文章
- k8s deployment Strategy 更新策略
- SOCK_NONBLOCK，accept4 阻塞与非阻塞SOCKET
- 极狐GitLab硬实力助力中国开源生态建设
- java用poi操作excel，2003,2007,2010
- python opencv 读取显示图片
- win10删除鼠标右键选项
- OpenMP 教程（一） 深入剖析 OpenMP reduction 子句