参数化设计（多次调用同一子模块，critical warning，引脚constraint sources）

1.设计定义：4个led灯以不同的频率各自闪烁。

2.设计输入：时钟信号，复位信号，led多位输出。

　　　　思路：没有要求流水的效果，所以不需要叠加counter达到某一特定值来位移。只需要让每个灯的闪烁周期不同即可。所以可以直接调用led闪烁模块，设置不同的周期参数来实现。

`timescale 1ns/1ns
module led_flash_dif(clk,reset,led);input clk;input reset;output wire [3:0]led;led_flash  led_flash_1(.clk(clk),.reset(reset),.led(led[0])
);defparam led_flash_1.number = 99999;led_flash  led_flash_2(.clk(clk),.reset(reset),.led(led[1])
);defparam led_flash_2.number = 49999;led_flash  led_flash_3(.clk(clk),.reset(reset),.led(led[2])
);defparam led_flash_3.number = 39999;led_flash  led_flash_4(.clk(clk),.reset(reset),.led(led[3])
);defparam led_flash_4.number = 29999;
endmodule

3.综合

4.综合后仿真，功能验证

`timescale 1ns/1nsmodule led_flash_dif_tb();reg s_clk;reg s_reset;wire [3:0]s_led;led_flash_dif  led_flash_dif_stim(.clk(s_clk),.reset(s_reset),.led(s_led));initial s_clk = 1;always #10 s_clk = !s_clk;initial begins_reset = 1'd1;#100;s_reset = 1'd0;#20001000;$stop;end
endmodule

5.布局布线

6.时序仿真，性能分析

7.板级调试，I/O口连接

注意

1.在一个模块中多次例化同一子模块时，要用不同的例化名称区分开来，而且每次例化的输出也最好用不同的输出位，输出多个端口。如果一直是同个输出端口，虽然不会报错，但一般情况下达不到效果。（模块例化子模块可以用defparam）

2.引脚文件为constraint sources，加入之后要set as target source 才能生效。

3.critical warning为比较重要的警告信息，应该看一看，如下：提示了多个模块用同个输出端口。

4.遇到了：cannot find port '' in this module 的报错，后面又自己好了，没找到原因。

参数化设计（多次调用同一子模块，critical warning，引脚constraint sources）相关推荐

遇见BUG（3）critical warning也要关注！
在Vivado调试工程时候,是不是有这么一个习惯(至少是我),只要不是error,哪怕再多的critical warning,也不多看一眼,认为与我无关,只是相应的EDA工具多此一举. 嗯,,,有时候 ...
关于使用两个GTP/GTX出现[DRC RTSTAT-1]error（[route 35-54] critical warning）的问题详解
目录 1 概述 2 错误具体描述 3 错误分析 1 概述本文用于记录在用xilinx的FPGA时,使用VIVADO编译两个GTP/GTX IP时出现的[DRC RTSTAT-1]错误的问题,并说明问 ...
Critical Warning: Synopsys Design Constraints File file notfound: 'CMTT.sdc'. A Synopsys Design Cons
在使用quartus ii进行FPGA开发时,遇到如下警告信息: Critical Warning: Synopsys Design Constraints File file notfound: ' ...
pycharm 中 pydev debugger: CRITICAL WARNING: This version of python seems to be incorrectly compiled
这里写自定义目录标题一.在pycharm中,用python3.11时,在Debug调试时出现 pydev debugger: CRITICAL WARNING: 报错二.调试中出现中文乱码一.在 ...
vivado报位置约束指令的critical warning
位置约束指令的critical warning: [Common 17-55] 'set_property' expects at least one object. ["F:/prj/ip ...
[RK3288][Android6.0] 调试笔记 --- Activity多次调用finish()引起的Warning
Platform: Rockchip OS: Android 6.0 Kernel: 3.10.92 现象: 在调试Launcher重复启动问题的时候遇到一条log,做个记录. W/ActivityM ...
WARNING: [Labtools 27-3413] vivado报错调试界面无信号无波形解决方法
vivado----fpga硬件调试 (五) ----找不到ila核问题及解决 INFO: [Labtools 27-2302] Device xczu9 (JTAG device index = 0 ...
quartus II Warning 好的时序是设计出来的，不是约束出来的
一.Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings r ...
quartus2管教锁定出不来_Quartus II 中常见Warning 原因及解决方法(转载)
1.Found clock-sensitive change during active clock edge at time on register "" 原因:vector s ...

参数化设计（多次调用同一子模块，critical warning，引脚constraint sources）

参数化设计（多次调用同一子模块，critical warning，引脚constraint sources）相关推荐

最新文章

热门文章