异步时序逻辑电路设计方法(统一使用上升沿触发的触发器)
在异步时序逻辑电路设计部分停留了好些时候, 思维一度陷入混乱, 但最终还是坚持了下来, 并找到了一种设计异步时序逻辑电路的方法. 这里肯定会有很多朋友问道, 既然已经掌握了同步时序逻辑电路的设计方法, 且同步时序逻辑电路比异步时序逻辑电路少了一段级联变化的时间, 那么为什么不用同步时序逻辑电路来设计呢? 由于我报考的院校在初试中考察异步时序逻辑电路的设计知识, 所以我只能花大段时间彻底弄懂异步时序逻辑电路的设计了. 好了闲话不多说, 下面我将为大家详细讲解异步十进制加法计数器的设计方法.
第一步, 和同步时序逻辑电路的设计套路一样, 列十进制加法计数器的状态表:
第二步, 将状态表转换为时序图, 并从中找Q3、Q2、Q1和Q0的变化规律:
从时序图中可以看出, 只要系统时钟迎来上升沿时刻, Q0的状态就发生变化; Q1变化在Q0的下降沿处, Q2变化在Q0的下降沿处, Q3也变化在Q0的下降沿处——确定时钟关系 CP0=CP, CP1=CP2=CP3=Q0n'.
第三步, 根据得到的时钟方程, 修改状态表:
当系统上升沿到来时, CP0既有效, 所以CP0=1; 由 CP1=CP2=CP3=Q0n', 当Q0由1->0(下降沿)时, CP1、CP2和CP3才有效. 对于无效时钟的次态, 用×来代替之前的数值.
第四步, 根据修改后的状态表, 绘制状态激励表:
根据D触发器的特性方程Q^(n+1)=D, 将修改后的状态表变换为下面的状态激励表(只需将Q3^(n+1)、Q2^(n+1)、Q1^(n+1)和Q0^(n+1)改为D3、D2、D1和D0即可).
第五步, 根据绘制的状态激励表, 求输出方程和状态激励方程:
用卡诺图化简的方式, 求得 D0=Q0n', D1=Q3n'·Q1n', D2=Q2n异或Q1n, D3=Q2n·Q1n, Y=Q3n·Q1n.
第六步, 求次态方程:
Q3^(n+1)=D3=Q2n·Q1n, Q0下降沿时刻有效;
Q2^(n+1)=D2=Q2n异或Q1n, Q0下降沿时刻有效;
Q1^(n+1)=D1=Q3n'·Q1n', Q0下降沿时刻有效;
Q0^(n+1)=D0=Q0n', 系统时钟CP上升沿时刻有效.
第七步, 根据次态方程, 求无效状态的次态:
将无效状态1010、1011、1100、1101、1110和1111代入求出的次态方程中, 得:
第八步, 检查电路的自启动功能:
根据求出的无效状态的次态, 可以得到 1010->1011->0100, 1100->1101->0100, 1111->1000, ∴电路具备自启动功能.
第九步, 绘制电路的逻辑图:
和同步时序逻辑电路一样, 将四个触发器水平依次排开: 低位在左, 高位在右. 根据D3、D2、D1和D0的表达式来接线(D3对应#3触发器, D2对应2#触发器, D1对应1#触发器, D0对应0#触发器). 和同步时序逻辑电路不同的是, 要根据每个触发器的时钟方程来接时钟信号线: CP0=CP->0#触发器的CLK引脚接到系统信号线; CP1=Q0n'->1#触发器的CLK引脚接到0#触发器的Q'端; CP2=Q0n'->2#触发器的CLK引脚接到0#触发器的Q'端; CP3=Q0n'->3#触发器的CLK引脚接到0#触发器的Q'端.
肯定有朋友会提问道, 看时序图确定每个触发器的时钟方程, 多个人眼中的规律可能是不同的, 那么有标准答案吗: 对于这个问题, 我用异步十进制加法计数器(也就是该电路)做了实验. 在这份设计中, 我做出"Q0变化在系统时钟CP的上升沿时刻, Q1变化在Q0的下降沿时刻, Q2变化在Q0的下降沿时刻, Q3变化在Q0的下降沿时刻"的判断: 在课本中, 作者做出的是"Q0变化在系统时钟CP的上升沿时刻, Q1变化在Q0的下降沿时刻, Q2变化在Q1的下降沿时刻, Q3变化在Q0的下降沿时刻"的判断, 相应得到的时钟方程为 CP0=CP. CP1=CP3=Q0n', CP2=Q1n', 显然CP2和这份设计中的结论不同. 我用multisim7验证了这两种判断, 发现它们都是正确的. 所以, 我们可以说, 对同一异步时序逻辑电路的设计, 时钟方程无标准答案.
也会有朋友问到, 为什么我用的是JK触发器而给出的激励方程用的是D, 这是因为我将JK触发器改造成了D触发器(J=D, K'=D). 具体的分析步骤为 Q^(n+1)=D=D(Qn+Qn')=D·Qn+D·Qn'=J·Qn'+K'·Qn, 所以J=D, K'=D, 即J=K'=D. mutisim7中提供74107N和74109N, 二者都为JK触发器, 区别大致有两点: ①74107N为下降沿触发的触发器, 74109N为上升沿触发的触发器, ②74107N的两个激励信号为J和K, 74109N的两个激励信号为J和K'(可能是因为multisim7中未提供上升沿触发的D触发器, 只提供了下降沿触发的7474N, 而74109N的存在正是为了弥补这一缺憾).
最后, 要注意到这里统一使用上升沿触发的JK触发器, 课本上也是这样设计的, 该设计方法也只适用于上升沿触发的触发器(在后续的博客中, 我会讲解如何将统一使用上升沿触发的触发器的异步时序逻辑电路改造成统一使用下降沿触发的触发器的异步时序逻辑电路).
异步时序逻辑电路设计方法(统一使用上升沿触发的触发器)相关推荐
- 实验二 组合逻辑电路设计;实验三 时序逻辑电路设计
文章目录 实验二 组合逻辑电路设计实验报告 实验三 时序逻辑电路设计实验报告 实验二 组合逻辑电路设计实验报告 一.实验目的 1.加深理解组合逻辑电路的工作原理. 2.掌握组合逻辑电路的设计方法. 3 ...
- 双 JK 触发器 74LS112 逻辑功能。真值表_时序逻辑电路设计(一):同步计数器...
时序逻辑电路设计(一):同步计数器 时序电路的考察主要涉及分析与设计两个部分, 上文介绍了时序逻辑电路的一些分析方法,重点介绍了同步时序电路分析的步骤与注意事项.本文就时序逻辑电路设计的相关问题进行讨 ...
- matlab 与非门 simulink,基于MATLAB的时序逻辑电路设计与仿真
<基于MATLAB的时序逻辑电路设计与仿真>由会员分享,可在线阅读,更多相关<基于MATLAB的时序逻辑电路设计与仿真(19页珍藏版)>请在人人文库网上搜索. 1.成绩 MAT ...
- 为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑?
本博文内容来源于:<从算法设计到硬件逻辑的实现>,仅供学习交流使用! 同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变.只能由时钟的正跳沿或负跳沿触发的状态机就 ...
- 零基础学FPGA(五):时序逻辑电路设计之计数器(附有呼吸灯实验、简单组合逻辑设计介绍)
目录 日常·唠嗑 前言 一.认清逻辑设计 二.时序逻辑电路设计 三.扩展:呼吸灯实验 日常·唠嗑 第一次建立<零基础学FPGA>专栏,是在2021年2月2日,已经过去了一年了,目前只更新了 ...
- 时序逻辑电路设计与仿真
一.实验目的 1.掌握时序逻辑电路的设计方法: 2.掌握基于 QuartusII 集成开发环境的时序逻辑电路设计流程: 3.熟练掌握VerilogHDL语言: 4.熟练掌握 DE2-115 开发板的使 ...
- 同步时序逻辑与异步时序逻辑
同步时序逻辑: 是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变.只能由时钟的正跳沿或负跳沿触发的状态机就是一例. always @(posedge clock) 就是一个同步时序逻辑 ...
- 第四章 数字逻辑电路设计方法【Verilog】
第四章 数字逻辑电路设计方法[Verilog] 前言 推荐 第四章 数字逻辑电路设计方法 概览 4.2 组合逻辑设计 裁判表决电路 方法1:真值表方式 方法2:逻辑代数方式 方法3:结构描述方式 方法 ...
- 时序逻辑电路设计实例
时序逻辑电路设计实例: [例1]触发器设计实例 module dff( q, data, clk);output q;input data, clk;reg q;always @( posedge c ...
最新文章
- python编程之slice与indices函数用法
- 【Redis】配置远程连接
- 设计模式之动态代理的代码实现(Java)
- wxWidgets:存档格式
- 自建Hive数据仓库跨版本迁移到阿里云Databricks数据洞察
- 适用于大型项目的TinyCircuits,硬件需求较小
- 原子动作检测 A Better Baseline for AVA
- Maven : maven异常记录-must be unique maven duplicate declaration of version
- 台式临床化学分析仪行业调研报告 - 市场现状分析与发展前景预测
- python中使用连续关系运算符_解释一下Python中的关系运算符
- 阶段1 语言基础+高级_1-3-Java语言高级_06-File类与IO流_09 序列化流_3_对象的反序列化流_ObjectInputStream...
- canvas绘制流程图
- 安卓游戏源码源代码下载
- 精易论坛多线程培训第二期
- Java 读取Excel ( xls 和 xlsx 格式 )
- 计算机媒体分类及其特点,多媒体的媒体种类有哪些?试归纳叙述多媒体关键特性以及这些特性之间的关系。...
- Pimple研究及PHP框架搭建
- 从零开始搭建仿抖音短视频APP-后端开发粉丝业务模块(2)
- 刘强东的“长期主义”:做正确的事,敢于追求极致
- LDK3读书笔记(第三章:进程管理)