同步时序逻辑: 是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。 always @(posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 clock 正跳沿发生。

异步时序逻辑:是指触发条件由多个控制因素组成,任何一个因素的跳变都可以引起触发。记录状态的寄存器组其时钟输入端不是都连结在同一个时钟信号上。例如用一个触发器的输出连结到另一个触发器的时钟端去触发的就是异步时序逻辑。

为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑:

用 Verilog HDL 设计的可综合模块,必须避免使用异步时序逻辑,这不但是因为许多综合器不支持异步时序逻辑的综合,而且也因为用异步时序逻辑确实很难来控制由组合逻辑和延迟所产生的冒险和竞争。当电路的复杂度增加时,异步时序逻辑无法调试。工艺的细微变化也会造成异步时序逻辑电路的失效。因为异步时序逻辑中触发条件很随意,任何时刻都有可能发生,所以记录状态的寄存器组的输出在任何时刻都有可能发生变化。而同步时序逻辑中的触发输入至少可以维持一个时钟后才会发生第二次触发。这是一个非常重要的差别,因为我们可以利用这一个时钟的时间在下一次触发信号来到前,为电路状态的改变创造一个稳定可靠的条件。因此我们可以得出结论:


同步时序逻辑比异步时序逻辑具有更可靠更简单的逻辑关系。 如果我们强行作出规定,用 Verilog 来设计可综合的状态机必须使用同步时序逻辑,有了这个前提条件,实现自动生成电路结构的综合器就有了可能。


因为这样做大大减少了综合工具的复杂度,为这种工具的成熟创造了条件。也为 Verilog 可综合代码在各种工艺和 FPGA 之间移植创造了条件。Verilog RTL 级的综合就是基于这个规定的。

同步时序逻辑与异步时序逻辑相关推荐

  1. 为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑?

    本博文内容来源于:<从算法设计到硬件逻辑的实现>,仅供学习交流使用! 同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变.只能由时钟的正跳沿或负跳沿触发的状态机就 ...

  2. 同步时序电路和异步时序电路

    一. 定义 在同步时序电路中,各触发器的时钟端全部连接到同一个时钟源上,只有当时钟脉冲到来时,电路的状态才能改变.(注意不要求是同一时钟,而是同源时钟.所谓的同源时钟是指同一个时钟源衍生频率比值为2的 ...

  3. 【数电】同步时序电路与异步时序电路

    中小规模电路常使用同步,因为设计简单 大规模(如现在的芯片),常采用局部同步,整体异步的方式,以减小同步电路下管子同时打开的动态功耗 Mealy型和Moore型的区别在于:输出Y是否与时钟同步 Mea ...

  4. 异步时序逻辑电路设计方法(统一使用上升沿触发的触发器)

    在异步时序逻辑电路设计部分停留了好些时候, 思维一度陷入混乱, 但最终还是坚持了下来, 并找到了一种设计异步时序逻辑电路的方法. 这里肯定会有很多朋友问道, 既然已经掌握了同步时序逻辑电路的设计方法, ...

  5. quartus仿真35:D触发器和JK触发器构成的异步时序电路

    触发器没有使用相同的时钟信号,需要分析哪些触发器时钟有效哪些无效 分析步骤和同步时序电路一样,不过要加上时钟信号 有关D触发器的例题 抄自慕课上的一个题目,注意第二个触发器反相输出端同时连接到复位端 ...

  6. 计算机时序电路的作用,时序电路用来产生各种时序信号,以保证整个计算机协调地工作。 - 试题答案网问答...

    相关题目与解析 时序信号是控制计算机各个部件协调工作的关键,时序信号发生器产生的三级时序不包括() 计算机中时序产生器的作用是().A.保证和实际时间一致B.产生时序脉冲C.计算程序运行时间D.加快运 ...

  7. FPGA之道(15)组合逻辑与时序逻辑、同步逻辑与异步逻辑的概念

    组合逻辑电路与时序逻辑电路 数字电路根据逻辑功能的不同特点,可以分成两大类:一类叫做组合逻辑电路,简称组合电路或组合逻辑:另一类叫做时序逻辑电路,简称时序电路或时序逻辑. 如果数字电路满足任意时刻的输 ...

  8. FPGA之组合逻辑与时序逻辑、同步逻辑与异步逻辑的概念

    组合逻辑电路与时序逻辑电路 数字电路根据逻辑功能的不同特点,可以分成两大类:一类叫做组合逻辑电路,简称组合电路或组合逻辑:另一类叫做时序逻辑电路,简称时序电路或时序逻辑. 如果数字电路满足任意时刻的输 ...

  9. 数字逻辑 Chapter 6——异步时序逻辑电路

    6.1 特点与分类 特点:电路中没有统一的同步时钟脉冲信号,电路状态的改变是外部输入信号变化直接作用的结果. 分类:根据电路结构和输入信号方式可以分为脉冲异步和电平异步:根据输出与输入的关系分为Moo ...

最新文章

  1. 十步,教你把Python运行速度提升 30%
  2. 原来 CPU 为程序性能优化做了这么多
  3. [ARM-assembly]-ARM64汇编语言学习笔记
  4. 称重管理系统如何修改重量_微嵌智能称重方案实现自动零件计数秤
  5. 《简明 Python 教程》笔记
  6. jdbc-------JDBCUtil类 工具类
  7. PHP 文件加密Zend Guard Loader 学习和使用(如何安装ioncube扩展对PHP代码加密)
  8. 陕理工高级语言程序设计实验 (C)答案,陕理工高级语言程序计实验 (C)模板.doc
  9. 又一低代码平台火了!15 分钟小白轻松开发在线课堂,人人都是开发者时代来了?
  10. 自然语言处理——文本的表示
  11. 2021-12-08 根据XPS 价带谱计算价带谱中心
  12. 【免费看电视-直接看电视方法】打开电视发现看啥都要Vip?解决方法:
  13. PowerPoint安装IguanaTex方法
  14. 爬虫软件尝试-后羿采集器:批量免费抓取网页数据
  15. Heavy Pitch趣味漫画风格字体 for mac
  16. [易飞]如何实现同单据两种不同凭证设计方式?(只打印单头单尾金额,多页最后一页面显示金额)
  17. js向jsf调用后台方法并传递参数
  18. 重构家用电器产业价值,S2B2C供应链系统模式助力企业拓展市场新空间
  19. 中文地址的英文翻译方法
  20. C语言:编写一个函数,把一个从午夜0点开始计算的秒数转化为对应时间。

热门文章

  1. JAVA输入输出IO流→File、RandomAccessFilse、字节流InputSream与OutputStream、字符流Reader与Writer、对象序列化Serializable
  2. python socket客户端_python 使用socket模拟tcp客户端和tcp服务器端
  3. 登录日志怎么实现_运维必看:日志标准化必须面对的 4 类问题
  4. pytorch .item_从数据到模型,你可能需要1篇详实的pytorch踩坑指南
  5. SQL Server 更新数据表记录
  6. 计算机组成原理—虚拟存储器的基本概念
  7. Codeforces Round #456 (Div. 2): E. Prime Gift(折半枚举)
  8. C++ STL 使用assign对list中的元素进行重置
  9. c#获取系统信息:CPU、内存、硬盘、用户、网络
  10. python基础入门第0天