74ls390设计任意进制计数器_利用数字频率合成技术设计高速任意波形发生器（上）...

波形发生器为常用器件，正因如此，波形发生器具备较强现实意义。对于波形发生器，诸多朋友均存在一定兴趣。此外，小编在往期带来诸多波形发生器相关文章，热爱波形发生器的朋友可翻阅哦。本文中，小编对于波形发生器的讲解主要在于对高速任意波形发生器的工作原理加以介绍。

请注意，本文仅为小编带来的如何采用数字频率合成技术进行高速任意波形发生器设计的上篇，在后期的文章中，小编将带来本文的下篇，请注意留意本网站动态哦，正文如下。

一、序言

任意波形发生器是目前电子测量仪器中发展最为快速的产品之一。它既可输出标准函数信号，也可以产生由用户定义的非标准函数波形(任意波形)信号，并且有丰富的模拟调制(AM，FM，PM)和数字调制(FSK，PSK)功能，能为不同的应用领域提供各种标准或非标准信号，尤其在水下声纳、通信、雷达导航、电子对抗等装备的研制、生产、维修中，是必不可少的信号发生器。

二、高速任意波形发生器的工作原理

目前任意波形发生器的产生有两种方案，一种方案是采用直接数字频率合成(DDS)技术产生任意波形，工作原理如图 1 所示。

一个标准的 DDS 电路应当由以下几部分构成，既相位累加器、波形存储器、D/A 转换器、低通或带通滤波器构成。任意波形数据预先通过人机接口写入波形存储器中，相位累加器的作用是根据输入的频率控制字对参考振荡器输出的时钟相位进行采样。当相位累加器的步长为 K 时。任意波形的输出频率

式中，Fs 为固定采样时钟频率，n 为相位累加器长度，改变频率控制字 K，就可以改变 DDS 的输出频率。

采用 DDS 技术构成的任意波形发生器具有输出频率分辨率高、频率改变相位连续等优点，但也存在两个重要缺陷。首先是当相位累加器的相位增量步长较大时，输出波形将产生抖动;其次由于 DDS 技术不是逐点读取波形存储器中的数据，因此输出波形会丢失许多有用的信息。

任意波形发生器的另外一种设计方案如图 2 所示，其工作原理是任意波形发生器的时钟通过使计数器加 1 来改变由计数器构成的地址产生电路的输出地址，计数器顺序扫过波形存储器中的每一个地址直到波形数据的末端，每个地址中的波形数据都被送至 D/A 转换器中以将数字信号转为模拟信号，而后 D/A 转换器的输出信号还需经过低通滤波器对 D/A 转换器输出信号的跃变边缘进行平滑处理得到所需的任意波形。在这种方案中，所有波形数据都被送入 D/A 转换器中，所以不会丢失波形数据，但要全部输出波形存储器中定义的波形数据内容，并且任意波形的输出信号频率可变，那么取样时钟的频率就必需是可变的，这点与由 DDS 构成的任意波形发生器有着明显的区别。采用该方案任意波形的输出频率

式中，Fs 为可变采样时钟频率。

使用该方案电路结构简单，能够输出复杂的任意波形，对于高速任意波形发生器最为适合。基于该方案的任意波形发生器采样速率可达 200 百万次 / 秒，任意波形的最高输出频率可以达到 50 MHz。高速任意波形发生器波形总体电路的方框图如图 3 所示。

以上便是此次小编带来的“波形发生器”的相关内容，通过本文，希望大家对高速任意波形发生器的工作原理具备一定的认知。

74ls390设计任意进制计数器_利用数字频率合成技术设计高速任意波形发生器（上）...相关推荐

74ls390设计任意进制计数器_异步FIFO：设计原理及Verliog源码
1. 异步FIFO的概念异步FIFO为读取与写入采用不同的时钟,使用异步FIFO用于在不同的时钟域传输数据,主要用于跨时钟域传输多bit数据. 2. 异步FIFO的设计难点同步异步信号,避免亚 ...
74ls390设计任意进制计数器,基于74LS192的任意进制计数器的设计
基于74LS192的任意进制计数器的设计 [摘要]利用集成二.十进制计数器采用置数法.置零法设计任意进制计数器,分析设计方法,给出设计案例.以集成计数器74LS192为例,运用置零法和置数法设计八进制 ...
verilog设置24进制计数器_任意进制计数器 || 反馈复位法反馈置数法 || 超级重点 || 数电...
任意进制计数器 || 反馈复位法反馈置数法 || 超级重点 || 数电前面介绍了4位二进制计数器和十进制计数器,但它们的计数长度.计数方式是固定的. 例如: 十进制计数器74160,其计数的模为1 ...
两片74161实现60进制_74LS161设计60进制计数器-数电课程设计
计数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,还常用作数子系统的定时.分频和执行数字运算以及其它特定的逻辑功能. 计数器种类很多.按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有 ...
74161-可预置任意进制计数器（基于QuartusII实现）
1. 使用74161设计一个可预置的任意进制计数器,使用QuartusII 完成创建工程.编辑电路图.编译,编辑波形文件仿真,记录波形并说明仿真结果,最后在FPGA上进行硬件测试. 原理:如图所示.预 ...
使用74LS160设计六进制计数器
使用Mutisim12.0中的74LS160实现6进制计数器. 主要涉及到的内容: (1)任意进制计数器的转换 (2)实现逻辑器件的使用 (3)数码管使用 (4)显示译码器使用 (5)信号发生器XFG
【verilog_8】: 设计60进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
1.设计60进制计数器,带异步复位.同步使能.同步装载.同步清零.同步置位法一 author : Mr.Mao e-mail : 2458682080@qq.commodule cnt60x (in ...
设计60进制计数器，带异步复位、同步使能、同步装载、同步清零、同步置位
设计60进制计数器,带异步复位.同步使能.同步装载.同步清零.同步置位 Design a modulus 60 counter, with asynchronous reset, synchronou ...
两片74161实现60进制_设计60进制的计数器_用eda设计60进制计数器_74ls161(3)
图4 D/A 转换器电路该电路的输入信号接四位二进制计数器的输出端,设计数器输出高... 数字控制电路要求5V电源,可选择CW7805集成三端稳压器实现.辅助电源原理图如图6... <数字电 ...

74ls390设计任意进制计数器_利用数字频率合成技术设计高速任意波形发生器（上）...

74ls390设计任意进制计数器_利用数字频率合成技术设计高速任意波形发生器（上）...相关推荐

最新文章

热门文章