数字逻辑综合工具-DC-11——一些其它命令和综合之后的文件

对于reset 和clock这种大扇出的信号来说，必须要人为设置为ideal network，不要让DC动它，因为线负载模型对于这些大扇出的情况估算不准。

如果不添加don’t touch属性的话，DC会在很长的一根线上插入很多负载。

一般set_ideal_network 的对象是port或者pin，net也有，比较少见。
全是ideal network的信号经过一些逻辑还是ideal的，如果有一个不是ideal的，那输出就不是ideal的。

下面这条语句的意思是驱动这个net的所有的pin或者port是理想的。
针对net设置的有另外一条命令：set_ideal_net

设置为ideal network之后，可以选择设置latency 和transition ，像set_clock_latency之类

.ddc：交给后端工具ICC
.def：交给做DFT的
.v：交给做后仿的
.sdc：约束（standard design constraint）

sdc：约束，其它公司的EDA工具做后端的时候会用到这个文件，只有synopsys的后端工具才能读入自家的ddc文件。

SCAN-DEF.def存放了一些关于扫描链的信息。做DFT的会用到。

.v网表文件可能会综合出assign语句，这是不正常的。应该都是用单元例化的形式。
（tri类型的不要用，很可能生成这种assign语句。）
怎么让DC把它弄掉：
【多端口连线】

同一个输出写了两个端口会导致网表里出现assign语句。
端口输入直接连到了输出。
内部固定接到0或者1的（常数）。

增加这样一个命令：set_fix_multiple_port_nets -all -buffer_constants
插入一些buffer，不用net直连。

针对tri产生的问题：

（强制把代码中的tri转成wire。）

【特殊字符】

打开看网表的时候，经常在总线的前面加入一些反斜杠表示，对其他的工具而言，可能不认识。在保存的时候要把网表给拿掉。

compile之后、保存网表之前加入change_names命令
-rules verilog表示按照verilog的命名规则去命名

【【实操】】

这里有条命令，在设置输出的外部延时的时候：
set_isolate_ports设置隔离单元
在输出的时候插入buffer让输出端口和内部隔离开。
不加这个选项：当电路出现反馈结构的时候，输出端会影响电路的结果。

Step12：
第一条：不要用tri，如果用了，转换为wire类型的
第二条：如果某一个端口，没有用到，在报告的时候也显示出来

sdf文件长这样：

（把端口（all_outputs）展开成最基本的信息）

sdf文件：
时序信息

如果不用change_names，综合一些总线就会出现这样反斜杠的东西：

数字逻辑综合工具-DC-11——一些其它命令和综合之后的文件相关推荐

DC课程笔记-数字逻辑综合工具-DC Synthesis Optimization Techniques
文章目录课程内容笔记00:00开始至本节视频来源于DC视频教程,本节主要约束环境课程内容笔记00:00开始至芯片的输出端口要驱动一个负载,如何在DC综合时候就模仿在流片回来后的输出管脚的负载, ...
DC课程笔记-数字逻辑综合工具-DC Environment Attributes
文章目录课程内容笔记46:57开始至末尾本节来源网络视频笔记主要介绍DC的时序timing约束课程内容笔记46:57开始至末尾移除设计 remove_design -hierarchy 查看 ...
数字逻辑综合工具-DC-04 ——怎样增加时序约束(Timing Constraints)
数字逻辑综合工具-DC-04 --怎样增加时序约束(Timing Constraints) 逻辑综合的过程为:转化优化映射另外还有环境约束和面积约束时序有三个大的方面 input logic ...
数字逻辑综合工具实践-DC-07 ——综合优化（二）和RTL coding 和DFT
数字逻辑综合工具实践-DC-07 --综合优化(二)和RTL coding 和DFT 主要内容: 1. Pipeline优化 2. RTL设计时的一些注意事项 3. DFT简介 (DFT是后端里很重要 ...
数字逻辑综合工具-DC-06——综合优化过程
数字逻辑综合工具-DC-06 --综合优化过程编译的策略:Top-down (做设计有两种策略:top-down 和 bottom-up) 设计一定是一种层次化的结构,一层一层地去例化 Top-do ...
数字逻辑综合工具实践-DC-08——静态时序分析（STA）
数字逻辑综合工具-DC-08 时序分析综合结束之后,如何确定这个网表能不能用. [Timing Reports] report_timing Incremental 信息包含了Net 和 Cell一 ...
11.Linux文件管理命令---diff比较两个文件
11.Linux文件管理命令-diff比较两个文件文章目录 diff比较两个文件练习案例 diff比较两个文件作用:找出两个文件的不同点. 用法:diff [选项] 源文件目标文件主要选项如 ...
数字逻辑综合工具实践-DC-10——CDC约束
[分频时钟input delay] (找短的间隔) [多时钟output delay] 记得要用add_delay 也是找短的 [时钟之间的uncertainty] 模仿两个时钟之间的偏移量要用-f ...
逻辑综合工具DesignCompiler使用教程
逻辑综合工具Design Compiler使用教程图形界面design vision操作示例逻辑综合主要是将HDL语言描述的电路转换为工艺库器件构成的网表的过程.综合工具目前比较主流的是synop ...

数字逻辑综合工具-DC-11——一些其它命令和综合之后的文件

数字逻辑综合工具-DC-11——一些其它命令和综合之后的文件相关推荐

最新文章

热门文章