FPGA基础之逻辑单元(LE or LC)的基本结构
版权声明:转载请注明出处:http://blog.csdn.net/lg2lh
逻辑单元在FPGA器件内部,用于完成用户逻辑的最小单元
逻辑单元在ALTERA叫作(Logic Element,LE)LE,在XILNX中叫作LC(LOGIC CELL).
1.逻辑单元与逻辑阵列
逻辑单元(Logic Element,LE)在FPGA器件内部,用于完成用户逻辑的最小单元。一个逻辑阵列包含16个逻辑单元以及一些其他资源, 在一个逻辑阵列内部的16个逻辑单元有更为紧密的联系,可以实现特有的功能。
一个逻辑单元主要由以下部件组成:一个四输入的查询表(LookUp Table,LUT),一个可编程的寄存器,一条进位链,一条寄存器级连链。
1、查询表: 用于完成用户需要的逻辑功能,CYCLONEⅡ系列的查询表是4输入1输出的,可以完成任意4输入1输出的组合逻辑。
2、可编程寄存器:可以配置成D触发器,T触发器,JK触发器,SR触发器。每个寄存器包含4个输入信号,数据输入、时钟输入、时钟使能、复位输入。
一个逻辑单元包含3个输出,两个用于驱动行连接、列连接、直接连接,另外一个用于驱动本地互联。 这三个输出是相互独立的。输出信号可以来自于查询表也可以来自于寄存器。
一个LE主要由两部分组成:查找表LUT+可编程寄存器
1.本地互连通路
是逻辑阵列的重要组成部分,芯片级设计思路上的考虑与节省我们就不讨论,从实际运用出发,直接看看这个互连通路是干什么用的。本地互连通路提供了一种逻辑阵列内部的连接方式, 逻辑阵列内部还包含一种对外的高速连接通路,称之为直接连接通路。
直接连接通路连接的是相邻的逻辑阵列,或者与逻辑阵列相邻的M4K存储器块、乘法器、锁相环等。
CYCLONEⅡ系列FPGA的逻辑单元有两种工作模式:普通模式和算数模式。 普通模式适合于一般的逻辑运算。算数模式适用于实现加法器、计数器、累加器、比较器等。
逻辑阵列的主体是16个逻辑单元,另外还有一些逻辑阵列内部的控制信号以及互连通路。前面所讲的互联通路和直接连接通路就是逻辑阵列中的部分。
逻辑阵列还包括一些控制信号:两个时钟信号,两个时钟使能信号,两个异步复位信号,一个同步复位信号,一个同步加载信号。
2.内部连接通路
在FPGA内部存在各种连接通路,连接不同的模块,比如逻辑单元之间、逻辑单元与存储器之间。FPGA内部资源是按照行列的形式排列的,所以连接通路也分为行列的。 行连接又分为R4连接、R24连接和直接连接。R4连接就是连接4个逻辑阵列,或者3个逻辑阵列和1个存储块, 或者3个逻辑阵列和1个乘法器。简单地说就是连接4个模块吧。R24就是24个模块。列连接是C4,C16,含义不用说了吧,是连接4个模块和16个模块。
ALTERA的LE内部结构如图
FPGA基础之逻辑单元(LE or LC)的基本结构相关推荐
- FPGA基础知识|芯片设计基础知识
FPGA 基础知识 可查看原文:FPGA基础知识 1.查找表 LUT 和编程方式第一部分: 查找表 LUT FPGA 是在 PAL.GAL.EPLD.CPLD 等可编程器件的基础上进一步发展的产物.它 ...
- 详解异构计算FPGA基础知识
戳蓝字"CSDN云计算"关注我们哦! 作者 | 浩仔 责编 | 阿秃 随着云计算,大数据和人工智能技术应用,单靠CPU已经无法满足各行各业的算力需求.海量数据分析.机器学习和边缘计 ...
- 详解服务器异构计算FPGA基础知识
随着云计算,大数据和人工智能技术应用,单靠CPU已经无法满足各行各业的算力需求.海量数据分析.机器学习和边缘计算等场景需要计算架构多样化,需要不同的处理器架构和GPU,NPU和FPGA等异构计算技术协 ...
- 初学者必须要知道的FPGA基础知识
初学者必须要知道的FPGA基础知识 一.FPGA是什么? 在<FPGA至简设计原理与应用>一书里是这样描述的:『FPGA的全称为Field-Programmable Gate Array, ...
- 【FPGA基础篇】底层结构组成
文章目录 前言 CPU和DSP.FPGA.ASIC对比 FPGA和CPLD比较 FPGA基础 IOB--输入输出单元 CLB--可编程逻辑模块 LUT--查找表 MUX--选择器(复用器) Carry ...
- FPGA基础测试题 verilog
设计4位全加器. 能实现四位二进制数全加的数字电路模块,称之为四位全加器. 所谓全加器就是就是带进位(低位向上进位 和 向高位进位)的加法器.其一位全加器的真值表如下表所示: 对于多位的全加器可以使用 ...
- 1.1 FPGA基础及电路设计
FPGA基础及电路设计 前言 1 FPGA概述 2 FPGA基础及7系列FPGA基本原理 3 FPGA基本逻辑结构 4 补充:FPGA基本结构 4.1 可配置逻辑单元(Configurable Log ...
- (54)FPGA基础编码D触发器(三)
(54)FPGA基础编码D触发器(三) 1 文章目录 1)文章目录 2)FPGA入门与提升课程介绍 3)FPGA简介 4)FPGA基础编码D触发器(三) 5)技术交流 6)参考资料 2 FPGA入门与 ...
- (53)FPGA基础编码D触发器(二)
(53)FPGA基础编码D触发器(二) 1 文章目录 1)文章目录 2)FPGA入门与提升课程介绍 3)FPGA简介 4)FPGA基础编码D触发器(二) 5)技术交流 6)参考资料 2 FPGA入门与 ...
最新文章
- Electron-Nodejs-Addon入门
- 主成分分析(PCA)原理及R语言实现
- 【TJOJI\HEOI2016】求和
- Mysql的sql语句,Delete 中包含 not in
- dell设置从ssd启动_为什么懂电脑的人都说SSD不要分区?原来真相是这样!
- java怎么知道上传文件是否成功_文件包含漏洞之——tomcat CVE-2020-1938漏洞复现
- MFC_CFileDialog_选择单一文件
- android 获取图片上某一个文字位置_android 获取手机中的所有图片或某一目录下的图片方法...
- 性能强悍的开源关系数据库PostgreSQL
- arcgis 导入Excel坐标数据
- Oracle 安装报错 [INS-06101] IP address of localhost...
- MATLAB--查表
- Effective Java 思维导图
- informix for linux数据库下载,informix for linux安装全攻略(原创)
- sonarqube配置全指南,集成阿里巴巴p3c规范
- web页面和ssh登陆到防火墙
- 计算机不能引导硬盘,联想电脑win10改win7后不能引导bios中找不到硬盘的解决教程...
- 设计模式-七大原则(图解一目了然)
- 7-1 约瑟夫环问题-hebust (10 分)
- golang 通过docker 搭建 ocr识别
热门文章
- boost::ratio_power相关的测试程序
- boost::hana::reverse用法的测试程序
- boost::fibers::algo::shared_work >用法的测试程序
- boost::detail模块实现boost::blank的测试程序
- Boost:bimap双图的突变关系的测试程序
- VTK:可视化之Camera
- VTK:PolyData之ExtractSelectedIds
- VTK:网格之AddCell
- OpenCV直方图均衡Histogram Equalization
- Qt Creator制作动画