verilog的testBench、在vivado中创建testbench

testbench介绍：

testbench的特点：

为简单取指指令设计的test bench:

在vivado中创建testbench:

一个testbench的例子：

design sourse:

module mux41(input wire [3:0] in1,in2,in3,in4,input wire [1:0] select,output reg [3:0] out);always@* begincase (select)2'b00: out=in1;2'b01: out=in2;2'b10: out=in3;2'b11: out=in4;default: out = 4'bx;endcaseend
endmodule

testbench文件：


`timescale 1ns / 1ps
module mux41_tb;
reg [3:0] in1,in2,in3,in4;
reg [1:0] select;
wire [3:0] out;
initial beginin1=4'b0001;in2=4'b0011;in3=4'b0111;in4=2'b1111;select=2'b00;#10 select=2'b01;#10 select =2'b10;#10 select = 2'b11;#10 $stop;endmux41 uut(.in1(in1), .in2(in2), .in3(in3), .in4(in4),.select(select),.out(out)
);endmodule

verilog的testBench、在vivado中创建testbench相关推荐

vivado 如何创建工程模式_用Tcl定制Vivado设计实现流程
原标题:[Vivado使用误区与进阶]用Tcl定制Vivado设计实现流程上一篇<Tcl在Vivado中的应用>介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标.其实Tc ...
米联客资料笔记FPGA篇EDA先锋工作室官方DOC常用TestBench模板Vivado基本使用
文章目录背景一.米联客verilog篇笔记 1.为什么要推出vivado 2.状态机,软核的理解 3.always @的含义与 @() 4.条件运算符 5.阻塞逻辑和非阻塞逻辑混用二.xilin ...
关于使用ModelSim中编写testbench模板问题
对于初学者来说写Testbench测试文件还是比较困难的,但Modelsim和quartus ii都提供了模板,下面就如何使用Modelsim提供的模板进行操作. Modelsim提供了很多Testb ...
Vivado中Simulator仿真软件的使用
文章目录前言一.仿真概述二.TB文件简介三.Vivado实操总结前言本文的主要内容是介绍Vivado软件中Simulator的使用,这种方法相比于硬件调试不需要连接开发板,但需要编写te ...
Vivado中的FFT IP核使用（含代码）
本文介绍了Vidado中FFT IP核的使用,具体内容为:调用IP核>>配置界面介绍>>IP核端口介绍>>MATLAB生成测试数据>>测试verilog ...
vivado中复数乘法器IP核使用小结
vivado中复数乘法器IP核使用小结添加ip核进入工程,点击IP Catalog,在弹出的窗口中点击数学功能–math functions,选择multipliers–complex multi ...
Vivado中IP核生成文件
正像我之前所说的,较XPS的IP核而言,Vivado IP核在创建.打包.使用等各方面都更加简单便捷,同样的Vivado IP核抛弃了以往复杂的IP核文件组织模式,仅使用一个component.xml ...
Vivado中RTL封装IP流程
Vivado中RTL封装IP流程前言本文记录自己将RTL代码封装成IP的流程,以供之后查阅使用.最近一个月在做一个数据仲裁与转发的项目,已经完成功能仿真,准备将其封装成IP在Block Desig ...
vivado中的OOC技术
一.什么是OOC OOC(Out-of-context)是Vivado提供的一项技术,选择将HDL对象当作一个隔离模块运行,完成自底向上的综合流程. 底层的OOC模块相对于顶层模块独立运行,并且拥有自 ...

verilog的testBench、在vivado中创建testbench

verilog的testBench、在vivado中创建testbench相关推荐

最新文章

热门文章