光耦应用电路设计方法

常见的光耦应用电路应用如下所示：

假设光耦参数如下：

电流传输比：50%

发光管压降：1.2V

发光管工作电流：0.5-50mA

光电三极管饱和压降：0.7V

DI为输入信号，假定DI输入高时三极管导通，三极管压降为0.7V，光耦工作电流选取1mA，则R1两端的电压为：

VR1=12-0.7-1.2=10.1V；

由R1和发光管串联可知，R1通过的电流等于发光管的电流，IR1=1mA；

由R=U/I，可得：

R1=VR1/IR1=10.1/(1/1000)=10.1KΩ；

光耦电流传输比为50%，则光电三极管的集电极电流等于：

Ic=1*50%=0.5mA；

R2两端的电压为：

VR2=3.3-0.7=2.6V；

由R=U/I可知：

R2=2.6/(0.5*1000)=5.2KΩ，

为保证光电三极管工作在饱和状态，R2阻值需大于5.2KΩ；

此时DO输出端的电压为0.7V。

在实际应用中，R1我们可以选择10KΩ，R2可以选择100KΩ。

注意：
①本博文为作者原创，为个人笔记，禁止转载；
②由于个人能力有限，难免出现错误，欢迎大家批评指正；
③本博文内容仅供大家学习交流使用，因本博文产生的任何法律责任和纠纷本人概不负责，亦不承担任何法律责任；
④如有侵犯您的知识产权和版权问题，请留言告知，本人会及时删除文章。

光耦应用电路设计方法相关推荐

第四章数字逻辑电路设计方法【Verilog】
第四章数字逻辑电路设计方法[Verilog] 前言推荐第四章数字逻辑电路设计方法概览 4.2 组合逻辑设计裁判表决电路方法1:真值表方式方法2:逻辑代数方式方法3:结构描述方式方法 ...
通信隔离 ---- 高速通信光耦的电路设计
人这一辈子要和舒服的人一起,包括朋友和亲人,觉得累了就躲远一点,取悦别人远不如修行自己,宁可高傲的孤独,也不违心的将就. – 莫言前言电子设计开发过程中,有些项目分为几个不同的系统,它们间需要隔离 ...
VerilogHDL(1)数字集成电路设计方法概述
一.数字集成电路设计方法概述 2.什么是硬件描述语言,其主要的作用是什么? 硬件描述语言是一种用形式化方式来描述数字电路和系统的语言. 它的主要作用是:数字电路系统的设计者利用这种语言可以从上层到下层 ...
SOC低功耗电路设计方法
文章目录提高工艺时钟门控技术多电压域技术电源门控技术器件低功耗 RTL级优化后端综合与布线优化功耗的精确计算自适应阈值电压调节技术针对功耗来源,提出了低功耗设计常用方法. 降低电源电 ...
跨时钟域电路设计方法
在数字电路设计过程中 ,难免会遇到某个信号需要跨越不同时钟域的情况. 如果对跨时钟域的信号不做妥善的处理,跨越时钟域后,信号可能发生亚稳态,传播亚稳态,导致电路工作异常.并且,由跨时钟域处理不当引发的 ...
6n137光耦怎么测好坏_测量贴片光耦好坏的方法
贴片光耦是光耦的一种,光耦合器结构亦称历史光电网络隔离器或光电通过耦合器,简称光耦.它是以光为媒介来传输电信号的器件,通常把发光器(红外线发光二极管LED)与受光器(光敏半导体管)封装在同一管壳内.当 ...
异步时序逻辑电路设计方法(统一使用上升沿触发的触发器)
在异步时序逻辑电路设计部分停留了好些时候, 思维一度陷入混乱, 但最终还是坚持了下来, 并找到了一种设计异步时序逻辑电路的方法. 这里肯定会有很多朋友问道, 既然已经掌握了同步时序逻辑电路的设计方法, ...
数字集成电路设计（一、Verilog HDL数字集成电路设计方法概述）
文章目录集成电路发展 HDL产生 HDL分类 Verilog HDL的发展 Verilog HDL与VHDL Verilog HDL在数字集成电路设计中的优点组合逻辑电路原理图设计和Verilog ...
A2B-Master电路设计方法
1 官网获取评估板资料 2 原理框图 3 Sigma原理图设计 4 烧录方法 5 实际电路板成品 hezkz17 进同行交流答疑
跨时钟域的数据同步，亚稳态，和相关电路设计方法
目录同步时钟: 亚稳态: 双锁存器同步电路单bit信号跨时钟域传播边沿检测同步电路(慢时钟到快时钟) 脉冲同步器电路(快时钟到慢时钟) 结绳法1 结绳法2 结绳法3 多bit信号跨时钟域传播多 ...

光耦应用电路设计方法

光耦应用电路设计方法相关推荐

最新文章

热门文章