74161计数器设计十二和二十进制计数器

首先了解74161计数器，电路结构图如下：

四位同步二进制计数器74161的功能表为：

ABCD作为输入端，QA,QB,QC,QD作为输出端。
下面是12进制的计数器的设计，相对于74161来说，只需要一位电路结构就可以了，然后是12进制的决定，输入为0000，待输出为1011时，置零即可。下图为12进制的电路图的设计：

然后就是仿真即可，不具体说了。
下面看的是20进制计数器。因为一位74161只可满足16进制及以下的进制计算，所以20进制需要两块74161来进行设计。通过对数字电路这本书的学习，可以得到如下图的电路图设计：
从图中可以看到当输出为10011的时候，与或结构会使计数器置零，所以我们的输入是从00000开始的，这样就可以完成20进制的设计了。
下面就是波形仿真文件的建立，添加管脚并进行初值的设立。如下图所示：

最后就是进行波形仿真了，结果如下图所示：

我们可以看到到200.0ns时计数器就会置零，此时前一刻的值为10011也就是19，从而就可以达到20进制的计数了。
目标达到！

74161计数器设计十二和二十进制计数器相关推荐

74ls390设计任意进制计数器_异步FIFO：设计原理及Verliog源码
1. 异步FIFO的概念异步FIFO为读取与写入采用不同的时钟,使用异步FIFO用于在不同的时钟域传输数据,主要用于跨时钟域传输多bit数据. 2. 异步FIFO的设计难点同步异步信号,避免亚 ...
FPGA中计数器设计探索
FPGA中计数器设计探索,以计数器为32位为例: 第一种方式,直接定义32位计数器. reg [31:0]count; quartus ii 下的编译,资源消耗情况. 85C模型下的时钟频率. 0C模 ...
多模分频器——递减计数器设计（cadence）
多模分频器--递减计数器设计 1.异步递减计数器 1.1异步计数器原理图 1.2异步计数器仿真结果 2.同步计数器 2.1同步计数器原理 3.性能参数对比 4.D触发器原理分析导师的项目是低功耗,尽 ...
verilog设置24进制计数器_任意进制计数器 || 反馈复位法反馈置数法 || 超级重点 || 数电...
任意进制计数器 || 反馈复位法反馈置数法 || 超级重点 || 数电前面介绍了4位二进制计数器和十进制计数器,但它们的计数长度.计数方式是固定的. 例如: 十进制计数器74160,其计数的模为1 ...
（90）FPGA十进制计数器设计-面试必问（十四）（第18天）
(90)FPGA十进制计数器设计(第18天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)FPGA十进制计数器设计-面试必问(十四)(第18天) 5)技术交流 ...
两片74161实现60进制_74LS161设计60进制计数器-数电课程设计
计数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,还常用作数子系统的定时.分频和执行数字运算以及其它特定的逻辑功能. 计数器种类很多.按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有 ...
两片74161实现60进制_设计60进制的计数器_用eda设计60进制计数器_74ls161(3)
图4 D/A 转换器电路该电路的输入信号接四位二进制计数器的输出端,设计数器输出高... 数字控制电路要求5V电源,可选择CW7805集成三端稳压器实现.辅助电源原理图如图6... <数字电 ...
FPGA作业1：利用74161设计12进制计数器
1.首先,建立工程,新建BDF文件,在BDF文件中画出电路图,如图所示: 2.由于输入输出数目较少,PIN管脚设置采用手动输入的方法,设置后如图所示: 然后点击start compilcation进行 ...
[EDA]实验2A：设计M=12的计数器
[EDA]实验2A:设计M=12的计数器一.实验内容用161计数器芯片,设计一个M=12的计数器上电后,对CLK信号,从0顺序计数到11,然后回绕到0 当计数值为11的CLK周期,溢出信号OV输 ...

74161计数器设计十二和二十进制计数器

74161计数器设计十二和二十进制计数器相关推荐

最新文章

热门文章