深入浅出逻辑组合电路（2）

门电路中的冒险现象

通常讨论逻辑电路时，只从抽象的逻辑角度进行描述，不考虑实际电路中必然存在的信
号传输时延和信号电平变化时刻对逻辑功能的影响。逻辑门的传输时延以及多个输入信号变
化时刻不同步，可能会引起短暂的输出差错（俗称毛刺），这种现象称为逻辑电路的冒险现
象（简称险象）。险象的持续时间虽然短暂，危害却不可忽视，尤其在驱动时序电路时，险象可能造成严重后果。

1.冒险现象的来源

信号传输时延引起的冒险现象称为逻辑险象
输入信号的变化只引起一个毛刺，称为静态险象
多个输入信号的变化时刻不同步引起的现象称为功能险象
可以把险象分为 0 型险象和 1 型险象：输出信号中的毛刺为负向脉冲的险象称为 0 型险象，为正向脉冲时称为 1 型险象。这里只对逻辑门时延引起的静态险象做初步讨论

举个例子

写出图所示电路的输出信号表达式，求出 ACD=111 时的函数值。设逻辑门的传输时延为 Tpd，画出波形图，并判断电路是否存在险象。

解题思路

首先我们看到了逻辑电路图，那么我们肯定要先写出逻辑电路表达式
接着分析，如果ACD=111，F始终为1，可以发现，不管B怎么变化，F的值始终为1

再考虑到传输时延Tpd，当信号B变化时，信号波形如右图所示

三人表决电路

分析图所示电路
按照先写逻辑函数表达式-列出真值表的步骤一步一步来

观察左边，当1比0数量多的时候，F的值才为1，正所谓少数服从多数，三人表决电路如是而已。

冒险现象的消除

设计一个不会发生现象的逻辑电路（对于复杂逻辑电路十分困难）
避开险象发生的时刻，等输入稳定后再读值
使用滤波电路消除毛刺

常见逻辑器件

7483 是具有先行进位功能的 4 位二进制全加器，
先行进位设计改变了加法器的进位产生方式，使电路的
工作速度大幅提高，输入/输出端之间的最大时延仅为 4级门时延，7483的惯用逻辑符号如图4-41所示。74283 与 7483 的逻辑功能完全相同，只是芯片管脚排列不同

7483的级联扩展

如图所示：

4 位以内二进制数的加法运算用一片 7483 实现。例如，两个 3 位二进制数相加，只要将两个加数分别置于 A2A1A0和 B2B1B0，并将 A3、B3和 C0置 0，结果在 S3S2S1S0上输出

超过四位的解决办法

采用级联扩展7483级联实现两个 7 位二进制数相加的电路图，注意高位芯片 7483（H）A3、B3置 0，两个 7 位二进制数之和不超过 8 位，因此，结果由图中 S7～S0输出。注意，该电路两个模块内部的进位是先行进位，而级联模块之间的进位则是串行进位。

7483应用

4位全加器7483实现1位8421码加法器

解题思路：

7483是4位二进制加法器，其进位规则是逢16进1。而8421码表示的是十进制数，进位规则是逢10进 1。用 7483 将两个 1 位 8421 码相加时，当和≤9 时，结果正确
当和≥10 时，由于 7483 将输入的 BCD 码当作二进制数相加，将出现差错。例如，当和为(10)10 时，按 BCD 码运算，应该进位。
用 7483 实现 BCD 码相加，关键在于确定何时应该对结果进行修正，以及如何修正。

两个 1 位十进制数相加，和的取值范围是 0～ 18，将该范围内数值的二进制数和 8421 码列于表 4-21，以便寻找将二进制结果转换为 8421 码的规律。当数值在 10 以上时，应该用 2 位 8421 码，个位用 D8D4D2D1表示，考虑到十位数仅为 0 或 1，8421 码为前3位为0，只有最低位是变量，表中用DC表示。比较表中的二进制数和 BCD 码可以发现，当 N10≤9时，二进制数与8421码相同；当N10≥10时， 8421 码比相应的二进制数大 6。判断 N10≥10 的电路就用表中的 DC，当 C4=1、或者 S3=1 且 S2和 S1中至少有一个为 1 时，DC=1。据此写出表达式

当 DC=1 时，将(0110)2与 BCD 码相加的输出值再相加，就可以实现输出值的修正。完整的1位8421 码加法器电路如图 4-44 所示。

4 位二进制数比较器 7485

7485 是采用并行比较结构（类似先行进位，以提高比较速度）的 4 位二进制数比较器，逻辑符号如图 4-45 所示。A3～A0和 B3～B0是参加比较的两个 4 位二进制数，A3和 B3分别是两数的高位。a<b、a=b、a>b 是级联输入端，两个二进制数相等时，比较结果由级联输入决定。芯片的级联扩展时，级联输入端连接低位芯片的比较输出端。7485 的功能表如表 4-22 所示，与真值表罗列输入变量和输出变量的取值不同，功能表注重表示不同输入条件下芯片的功能，是描述芯片逻辑功能最重要的手段。

7485的级联扩展

7485 的三个级联输入端用于连接低位芯片的三个比较输出端，实现比较位数的扩展。图 4-46 是用两片 7485 级联实现的两个 7 位二进制数比较器，参与比较的两个 7 位二进制数是 A7～A1和 B7～B1，比较结果由***高位芯片输出***。两片 7485 中，高位芯片 7485（H）的两个最高位 A3和 B3置为相等（都置为 0，也可以都置为 1），低位芯片 7485（L）的级联输入端“a=b”置 1，其余两个端子置 0，以确保当两个 7 位二进制数相等时，比较结果由***低位芯片的级联输入信号决定***，输出 A=B 的结果。

分析图所示电路，已知输入信号 B3B2B1B0是 5421 码。