FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）

1、大家好，今天给大家带来的内容是，基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧（PS侧数据发送至PL侧并没有实现，但是保留了PL读取PS测数据的接口）

2、如果大家用到SoC这种高级功能，那大家应该对于AXI4协议已经很熟悉了，但本文侧重点为初学者直接提供可以上手的硬件实验，大佬请忽略。

3、AXI4协议的基础内容：

之前对于AXI4协议已经做过一些总结，但是总结的不好，下面重新进行总结。

（1）关于AXI4协议的视频课以及博客

FPGA-ZCU106-PL侧读写ddr4（全网唯一）_发光的沙子的博客-CSDN博客本次给大带来了ZCU106的PL侧读写ddr4的教程，本教程是全网唯一ZCU106教程。本教程采用的是xilinx的ddr4的IP核的AXI4接口开发的，因此需要先了解AXI4总线协议。https://blog.csdn.net/qq_37912811/article/details/125952512?spm=1001.2014.3001.5502这是我之前对AXI4协议的总结nullSDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】共计5条视频，包括：58_AXI接口简介（第一讲）、59_AXI接口简介（第二讲）、60_AXI接口简介（第三讲）等，UP主更多精彩视频，请关注UP账号。https://www.bilibili.com/video/BV1gy4y1Y7zr/?spm_id_from=333.337.search-card.all.click&vd_source=6b401d1c7af4d19ac1a956340ac80699这是b站的课程，看完之后会对AXI4有更深的了解。

（2）AXI4协议的总结

①写时序

写时序，主机向从机写入数据。

一：aw开头的信号是写地址协议。主机告诉从机，我要向awaddr这个地址写数据。

二：w开头的信号是写数据协议。主机告诉从机，我要向awaddr这个地址写入wdata这个数据。

三：b开头的写响应协议。从机高速主机，你写的操作是否成功。

以上三个步骤，均需要ready以及valid双握手，这两个信号同时高电平时，协议才能正常传输。

注意：M_AXI_WR_awlen这个信号代表了每组数据需要传输的次数，在最后一次传输时，M_AXI_WR_wlas信号置为高电平。M_AXI_WR_awsize代表每次传输的字节数大小。例如，1024bit数据传输，通道最大传输为128bit；则需要传输1024bit/128bit=8次，128bit/8=16byte。

②读时序

读时序，从机向主机请求数据。

一：ar开头的信号是读地址协议。从机告诉主机，我要向araddr这个地址读数据。

二：r开头的信号是读数据协议。从机告诉主机，我要读取araddr这个地址对应的rdata这个数据。

三：没有读数据相应，rresp信号被包含在读数据协议中，用以指示读响应，表明读传输的状态。

4、PL侧向PS侧通过AXI-HP通道写入数据实验

(1)实验任务：PL侧生成数据，通过AXI-HP通道写入PS侧的ddr中。PS侧完成软件设计，完成对PL侧写来的数据处理。

(2)实验软硬件：Vivado 2019.1、ZCU106

(3)实验过程：

①建立工程：embedded_axi_hp，选择ZCU106器件

②进行PS侧设计：仅针对ZCU106

一、搜索ZYNQ添加器件后，点击红框自动布线

二、设置ddr，经本人亲测，我的ddr只能用这个设置，大家自己多调一下看看吧，这儿挺坑的。

FPGA学习之路-ZCU106板子点亮PS侧LED_发光的沙子的博客-CSDN博客_zcu1061、本文章借鉴了ZCU106--PL+PS点灯_Junluoyu的博客-CSDN博客_zcu106、ZCU106开发之PS侧MIO闪灯_lixiaolin126的博客-CSDN博客https://blog.csdn.net/qq_37912811/article/details/121953910?spm=1001.2014.3001.5502三、去掉无用端口

四、添加HP0端口，位宽选择128位（HP支持32/64/128位，PG201）。右键各个端口，点击Make External，变成下面这样。

五、添加地址，容量自己设定，我直接用的就是系统直接给分配好的。

六、添加debug，等待一会，点击左上角的即可。

七、设置复位模块，并点击右上角的自动布线按钮。最终变成下图。

点击红框，弹出成功表示设计无误。

八、输出产品，生成HDL

九，编写PL侧数据生成代码以及AXI4读写协议，整个项目目录如下所示。

这里给出data_gen.v代码，其余代码请联系作者

`timescale 1ns / 1ps
//
// Company: 东北电力大学
// Engineer: Yang Zheng
//
// Create Date: 2022/11/27 14:18:57
// Design Name:
// Module Name: data_gen
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//module data_gen(input sys_clk,                  //系统时钟input sys_rst_n,                //系统复位，低电平有效//写output reg wr_en,               //写使能output reg [1023:0] wr_data,    //写数据output read_enable,             //写完成，开始读//读output reg rd_en,               //读使能input [1023:0] rd_data,         //读数据input rd_fifo_valid,            //读出数据时为高电平，由于ddr是512位的，因此我们需要计数4次，即每次读回4条数据;512/128=4input rd_fifo_wr_ack,            //写入数据为高电平//开始写入数据物理按钮input start_bnt);  //********************************************************************////****************** Parameter and Internal Signal *******************////********************************************************************////parameter defineparameter COUTER_MAX = 30'd5_000_000;//0.2s的时间计数器reg [29:0] time_counter = 'd0;//reg definereg [29:0] count = 'd0; //写入计数器reg wr_flag = 'd0; //写标志//********************************************************************////***************************** Main Code ****************************////********************************************************************//assign read_enable = wr_flag;//生成64个32位的数据并且写入PS侧//这里的 wr_data是输入到ddr的数据，wr_en是使能端口//这里的 wr_flag是可以ddr存有数据，因此可读标志always@(posedge sys_clk or negedge sys_rst_n) beginif (sys_rst_n == 1'b0) beginwr_data <= 1024'd0;wr_en   <= 1'd0;wr_flag <= 1'b0;count <= 'd0;endelse beginif (wr_flag == 1'b0 && count < 'd4 && start_bnt == 1'b0) begin//wr_en <= 1'd1;count <= count + 1'b1;// 1endelse if(start_bnt == 1'b1) beginif (wr_flag == 1'b0 &&  count == 'd4) beginwr_data <= {32'd1 ,32'd2 ,32'd3 ,32'd4 ,32'd5 ,32'd6 ,32'd7 ,32'd8 ,32'd9 ,32'd10,32'd11,32'd12,32'd13,32'd14,32'd15,32'd15,32'd17,32'd18,32'd19,32'd20,32'd21,32'd22,32'd23,32'd24,32'd25,32'd26,32'd27,32'd28,32'd29,32'd30,32'd31,32'd32};wr_en <= 1'd1;count <= count + 1'b1;// 2endelse if (wr_flag == 1'b0 && count == 'd5) beginwr_data <= {32'd33,32'd34,32'd35,32'd36,32'd37,32'd38,32'd39,32'd40,32'd41,32'd42,32'd43,32'd44,32'd45,32'd46,32'd47,32'd48,32'd49,32'd50,32'd51,32'd52,32'd53,32'd54,32'd55,32'd56,32'd57,32'd58,32'd59,32'd60,32'd61,32'd62,32'd63,32'd64};wr_en <= 1'd1;count <= count + 1'b1;// 3endelse if (wr_flag == 1'b0 && count == 'd6) beginwr_data <= {32'd1 ,32'd2 ,32'd3 ,32'd4 ,32'd5 ,32'd6 ,32'd7 ,32'd8 ,32'd9 ,32'd10,32'd11,32'd12,32'd13,32'd14,32'd15,32'd15,32'd17,32'd18,32'd19,32'd20,32'd21,32'd22,32'd23,32'd24,32'd25,32'd26,32'd27,32'd28,32'd29,32'd30,32'd31,32'd32};wr_en <= 1'd1;count <= count + 1'b1;// 3endelse if (wr_flag == 1'b0 && count == 'd7) beginwr_flag <= 1'b1;wr_en <= 1'd0;endendendendalways@(posedge sys_clk or negedge sys_rst_n) beginif(~sys_rst_n) begintime_counter <= 30'd0;endelse beginif (wr_flag) begintime_counter <= time_counter + 1;if(time_counter == COUTER_MAX) begintime_counter <= 30'd0;endendendend//根据写完成拉高读使能数据//这里的rd_en可以控制是否读取ddr，因此每次读取给出一个周期的高电平即可//一直读取always@(posedge sys_clk or negedge sys_rst_n) beginif (~sys_rst_n) beginrd_en <= 1'd0;end//写完后等待0.2s开始读取数据else beginif(wr_flag == 1'b1 && time_counter == COUTER_MAX) begin//写完后等待0.2srd_en<=1'd1;endelse beginrd_en<=1'd0;endendend
endmodule

(4)实验结果：

一、仿真结果

可以看到数据已经写入到wdata信号，bresp响应0且bvalid为高电平说明已经将数据写入到PS侧。

二、硬件结果

这里给出helloword.c代码，由于传输数据量小，因此需要将缓存屏蔽掉。

#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"
#include "xil_cache.h"int main()
{//init_platform();Xil_DCacheDisable();print("Hello World\n\r");//cleanup_platform();return 0;
}

基于axi-hp通道的pl与ps数据交互

5、结论及展望

以上就是本实验的全部内容。本实验完成了，PL侧自定义数据传输到PS侧，并在PS侧写加软件，完成了PL侧传入数据的求和功能，发挥了整个SoC的功能，为后续PL侧加速计算，PS侧数据分析奠定了基础。

FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）相关推荐

PL读写DDR3 实现PS和PL间的数据交互代码分析
本文是PL读写DDR3 实现PS和PL间的数据交互的继续,深入分析其代码. 首先分析基本要求,或者需求分析,然后读写流程描述,实测采集的读写过程的波形图,最后分段代码分析,这个代码是上文中利用viv ...
PL读写DDR3 实现PS和PL间的数据交互
本文构建一个AXI4-Lite Master IP来实现PL读写DDR3.最后用sdk 程序验证pl 读写过程中写入的数据. 本文参考 https://www.eefocus.com/antaur/b ...
ddr传输 pl ps_PS/PL之间的数据交互办法
01概述 MPSoC是Xilinx基于16nm工艺推出的异构计算平台,由于灵活.稳定,在业界得到了广泛的使用.异构计算是一个比较新的领域,需要协调硬件设计.逻辑设计.软件设计,对工程师的要求很高.实际 ...
基于车路协同的高等级自动驾驶数据交互内容
基于车路协同的高等级自动驾驶数据交互内容基于车路协同的高等级自动驾驶系统组成 1. 系统架构 2. 系统功能 2.1 RSS各组成单元功能 2.2 VSS各组成单元功能 3. 系统交互基于车路协同 ...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL读写PS端DDR数据
本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处. 适用于板卡型号: AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4E ...
【Zynq UltraScale+ MPSoC】基于LWIP模板的udp通信与测试（二）：PL与PS基于BRAM的UDP通信
文章目录前言一.PL端准备二.PS端程序 1.BD文件和模块连接 2.PS端的程序: 三.测试与总结前言承接上一篇文章一.PL端准备这部分主要是加入BRAM来向PS端传输数据,主要是需要 ...
ZYNQ芯片AXI 协议和PL和PS接口互联
AXI 协议 Zynq可扩展平台的性能不仅在于PS与PL的功能强大,最大的优势在于能把二者联合起来使用以形成完整体系.其中,起到至关重要作用的就是通过AXI总线协议实现两部分的紧密联合. ...
Linux下pl与ps端的通信,Overlay设计方法篇之第四章PS与PL的交互
Overlay由两个主要部分组成--bitstream文件和hwh(Hardware Handoff)文件.可以说Overlay设计其实就是一种PL与PS的交互设计.通常PL设计针对特定任务进行高度优 ...
PL和PS端数据交互方式
常用的PL和PS数据交互方式根据交互数据量的大小有以下几种方式: 1.bit或Byte级别的交互,常用于设备状态交互使用ram,AXI,RAM操作复杂,AXI操作简单,速度更快 2.100MB以下的 ...

FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）

FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）相关推荐

最新文章

热门文章