Overlay由两个主要部分组成——bitstream文件和hwh(Hardware Handoff)文件。可以说Overlay设计其实就是一种PL与PS的交互设计。通常PL设计针对特定任务进行高度优化，但是overlay被设计为可配置的，并且可用于广泛的应用程序。PYNQoverlay具有Python接口，从而允许软件程序员像使用其他任何Python软件包一样使用它。如“初识PYNQ”章节中所述，overlay类似于软件库，程序员可以在运行时将overlay下载到ZynqPL中，以提供软件应用程序所需的功能。本篇从PYNQPS与PL的接口角度讲解overlay的设计。

第四章 PS与PL的交互在设计overlay之前，我们需要先了解PYNQ是如何实现PS与PL的交互的。了解PYNQ PS与PL的交互不仅有利于我们设计overlay，在使用PYNQ时也更加得心应手。本章我们从ZYNQ的PS与PL的接口入手，进而探讨PYNQ对应的接口类，从而为后面的overlay设计做好铺垫。本章包括以下几个部分：4.1 Zynq PS与PL之间的接口4.2 PYNQ接口类

01

—

Zynq PS与PL之间的接口

Zynq在PS和PL之间具有9路AXI接口。在PL侧，有4路AXI Master HP(高性能)接口，2路AXI GP(通用)接口，2路AXI Slave GP接口和1路AXI Master ACP接口。PS中还有连接到PL的GPIO控制器，图示如下：图 4.1.1 PS与PL接口类型

01

—

PYNQ接口类PYNQ是基于linux的，而linux运行在PS中，那么linux是如何与PL进行交互的呢？图 4.2.1 linux驱动与PS和PL之间的接口从图 4.2.1可以看到，PYNQ提供了用于PS-PL接口的Linux驱动程序。运行在PS中的linux内核与PL的FPGA之间通过linux驱动fpga_manager、sysgpio、uio、devmem和xlnk进行交互。这些linux驱动与PS和PL接口之间的对应关系是：fpga_manager驱动用于下载bitstream文件到PL、sysgpio驱动控制PS与PL之间的EMIO接口、uio驱动实现PL到PS的中断管理、devmem驱动用于PS侧的AXI Master GP接口、xlnk驱动用于PS侧的AXI Slave HP接口和AXI Slave GP接口。了解了linux如何与PL进行交互后，我们还需要了解Python是如何如linux内核进行交互的，毕竟我们是通过使用Python来控制PL的。

在图 4.2.2 PYNQ架构图中，我们可以看到，与PL交互的linux驱动已经包装在Python库中。图 4.2.2 PYNQ架构图在PYNQ中除了Overlay类用于通过fpga_manager驱动下载bitstream文件到PL外，还有四个pynq接口类用于管理Zynq PS(包括PS DRAM)和PL接口之间的数据移动。这四个类分别是：GPIO(General Purpose Input/Output)——通用输入/输出MMIO(Memory Mapped IO)——内存映射IOXlnk(Memory allocation)——内存分配DMA(Direct Memory Access)——直接内存访问PYNQ的GPIO类可以用于控制连接到PL侧的GPIO外设，也可以作为IP的中断或复位信号。PYNQ的MMIO类可以使运行的Python代码访问与PS GP Master接口相连的具有PL AXI Slave接口的IP。具有AXI Master接口的IP不受PS的直接控制，而且具有AXI Master接口的IP允许直接访问DRAM。在访问DRAM之前，应先使用Xlnk类分配内存供IP使用。对于需要实现PS DRAM与IP之间更高性能的数据传输，可以使用DMA。为此PYNQ提供了DMA类。类的使用取决于IP连接到的Zynq PS接口以及IP的接口。在设计自己的overlay时，需要考虑所需的IP类型以及如何将其连接到PS。另外，还应该能够确定使用IP所需的类。本篇下面的章节我们将分别介绍上述四个接口类。