跨时钟域设置set_false_path的问题
问题：
请教下：两个异步时钟域有path, 但是都经过了同步。
应该怎么约束这种异步path?
直接设置成false path 是否可以，为什么好多
ip的这种path 都通过set max delay设置为一个
源时钟域的周期？这样设置是否只为了保证性能，
为什么不设置为两个时钟周期？
回答：
1：两个异步时钟域设置false path是可以的，设置max delay是保证总线类的跨时钟信号在被采样的时候是采的同一拍的数据，约束上一般是目的时钟的一个或者半个周期，最严格的是源和目的的最快时钟周期的一半。
2：异步时钟域如果没有path或者path根本不影响功能，应该直接设置false path就行。 但是如果异步时钟域之间有功能path，并且
这些path经过同步处理，那么如果也只设置成false path，我的理解是这样会影响性能，不影响功能。所以使用set max delay保证性能。
这样理解是否正确？
3： 还是要看你的设计，比如总线跨时钟，假设是3bit信号，如果仅仅设置异步，那么1bit可能是1cycle到达，1bit可能是2cycle到达，还有1bit可能是3cycle到达，这个时候跨时钟采样的就不是源端同一拍的数据，如果设计容忍度很高，比如是静态的，那么没有问题，如果设计容忍度不高，比如只能保持两拍数据不变，那么功能上就可能会出错。:
4：多谢。一般的多bit bus不会直接使用异步时钟采样进行同步的，基本都是fifo，除非向你说的是静态的。 我在多问一下， 比如总线使用异步fifo同步， 约束的时候都会约束下异步fifo中的格雷码信号， 设置为set_max_delay $source_clk_period, 这样是否仅仅是为了保证性能，即 如果异步fifo中的格雷码同步信号path直接设置为false path不会影响功能，只是影响性能？
5：如果只set_false_path, 那么综合工具不会把对应的CDC路径看成所谓的“timing path”，会认为“这条路径的timing无所谓”，会可能预先插入很多不必要的cell。更重要的是，当后端的人实际layout的时候，也会认为这是false path，因此可能会因为芯片P/R空间不够，或者走线不够balance， 或者局部power没法收敛等等原因，最终把所关注的这些CDC path拉的很长或者很散，甚至能在layout里面走多层或者对角线。你可以在相关的PT setup timing report里会见到drive强度很大（比如D16，D32 etc）的一坨BUF，或冷不丁蹦出几个延时很长（好几百ps）的delay cell。对于false path，会导致工具理解设计时有误，因此才用set_max_delay做显式的延时约束
跨时钟域设置set_false_path的问题相关推荐
- FPGA之道（48）跨时钟域问题
文章目录 前言 跨时钟域问题 什么是跨时钟域问题 解决跨时钟域问题的原理 两级采样法 为什么要对非本时钟域的信号用本时钟域的时钟进行采样呢? 为什么要采样两次呢? 握手法 对于时钟域A: 对于时钟域B ...
- FPGA跨时钟域设计的一点总结
1. 亚稳态的概念说明 是指触发器无法在某个规定时间段内达到一个可确认的状态.当一个触发器进入亚稳态引时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上.在这个稳定期间,触发 ...
- 异步fifo_数字IC校招基础知识点复习（五）——跨时钟域涉及part2（异步FIFO）
1.跨时钟域设计(CDC)-part 2 在上一篇中我们主要关注的是单比特的控制信号,而对于多比特信号的跨时钟域传输则需要一些其他的手段. 首先需要明确的是,一般不采用对多比特信号中的每个比特单独使用 ...
- 跨时钟域信号如何处理（一、单bit信号）
文章目录 背景 两级DFF同步器 脉冲展宽同步 握手协议 背景 一颗芯片上会有许多不同的信号工作在不同的时钟频率下.比如SOC芯片中的CPU通常会工作在一个频率上,总线信号(比如DRAM BUS)会工 ...
- FPGA知识点汇总（verilog、数字电路、时序分析、跨时钟域、亚稳态）
FPGA十分擅长同时做简单且重复的工作(并行计算)人工智能就有许多重复性.需要并行计算的工作如模式识别.图像处理,在通信领域,FPGA的低延时.可编程.低功耗的特点 开发流程:RTL设计,仿真验证,逻 ...
- FPGA（五）RTL代码之一（跨时钟域设计）
文章目录 前言 一.异步FIFO 二.异步复位同步释放 三.两级触发器同步 四.握手CDC设计 五.异步双口RAM 总结 前言 这不马上要面试了嘛,有些慌!HDLbits的题目已经刷完了,但又知道自己 ...
- 跨时钟域信号传输（二）——数据信号篇
一.使用握手信号进行跨时钟域的数据传输 下面叙述的意义相同:前级时钟=发送时钟: 后级时钟=采样时钟=接收时钟 使用握手信号传输数据不是我们的重点,重点是FIFO的设计.在使用握手信号进行数据传输之前 ...
- 同步电路与跨时钟域电路设计1——单bit信号的跨时钟域传输（同步器）
同步电路与全局异步电路 同步电路 同步电路的定义 即电路中的所有受时钟控制的单元(如触发器Flip Flop.寄存器Register),全部由一个统一的全局时钟控制. 例子: 两个触发器都受同一个时钟 ...
- FPGA基础知识极简教程（7）详解亚稳态与跨时钟域传输
博文目录 写在前面 正文 FPGA或ASIC中的传播延迟 建立和保持时间是什么? 建立和保持时间与传播延迟和时钟频率有何关系? 如果违反建立和保持时间会发生什么? FPGA中的亚稳定是什么? 亚稳态何 ...
最新文章
- SCU3033 Destroying a Painting（最小费用最大流）
- dbforge schema compare for mysql_DbForge Schema Compare for MySQL入门教程：生成比较报告
- django HttpResponse的用法
- 线程中如何使用对象_在 Flink 算子中使用多线程如何保证不丢数据？
- 为Visual Studio 2010增加ExtJs智能提示
- php日期数组,关于php日期数组的用法汇总
- 【李宏毅2020 ML/DL】P57 Unsupervised Learning - Linear Methods | PCA Matrix Factorization
- 方维出现 Fatal error: Class 'Session' not found
- 【Paper Quickthrough】2021 Bert 各向异性
- 在CTeX上编码论文《杂谈勾股定理》及论文式样
- QQ网页微信二维码登陆原理分析
- PWN之堆利用-unlink攻击
- ffmpeg 多张图片合成h264编码格式的视频 按照指定时间截取 并添加 acc编码格式音乐 IOS可播放
- 【干货福利】67个拯救web开发者的工具、库和资源！——爱创课堂
- 使用普通摄像头，轻松实现精准动作捕捉能力
- AIX 报错“BFE4C025 P H sysplanar0 UNDETERMINED ERROR”
- Objective-C修改运动步数
- 华为机试真题 Python 实现【无向图染色】【2022.11 Q4新题】
- Java静态方法能不能被重写
- 华为WeLink助力上海理工大学智慧校园建设