数字电路设计JK触发器

使用异步输入的PRE和CLR,CLK作为时钟
CLK是上升沿时触发always

module JKchufa(input J,input K,input CLK,input _CLR,input _PRE,output Q,output _Q);reg Q;always @(posedge CLK,negedge _PRE,negedge _CLR)beginif(_PRE==0) Q<=1;else if(_CLR==0) Q<=0;else case({J,K})'b01:Q<=0;'b10:Q<=1;'b11:Q<=~Q;endcaseend
assign _Q=~Q;endmodule//测试文件
module JKtest;// Inputsreg J;reg K;reg CLK;reg _CLR;reg _PRE;// Outputswire Q;wire _Q;// Instantiate the Unit Under Test (UUT)JKchufa uut (.J(J), .K(K), .CLK(CLK), ._CLR(_CLR), ._PRE(_PRE), .Q(Q), ._Q(_Q));initial begin// Initialize InputsJ = 0;K = 0;CLK = 0;_CLR = 0;_PRE = 0;// Wait 100 ns for global reset to finish#20 _CLR=1;_PRE=0;#20 _CLR=0;_PRE=1;#20 _CLR=1;_PRE=1;// Add stimulus hereendalways begin#5 CLK=~CLK; endalways begin#10 {J,K}={J,K}+1;end
endmodule

仿真波形

RTL电路图

本代码采用ISE14.7仿真

数字电路设计JK触发器相关推荐

  1. 双 JK 触发器 74LS112 逻辑功能。真值表_时序逻辑电路设计(一):同步计数器...

    时序逻辑电路设计(一):同步计数器 时序电路的考察主要涉及分析与设计两个部分, 上文介绍了时序逻辑电路的一些分析方法,重点介绍了同步时序电路分析的步骤与注意事项.本文就时序逻辑电路设计的相关问题进行讨 ...

  2. 数字电路设计之各种触发器的verilog实现

    时序电路的基本单位就是触发器,接下来介绍几种同步寄存器的verilog HDL实现. 同步RS寄存器:有r(复位),s(置位).它的缺点在于会有不确定状态x. module RS_Flip( clk, ...

  3. 数字逻辑习题(八) 根据JK触发器和CP波形,画出Q端的波形

    一.题目描述 根据下图所示的JK触发器和CP波形,画出Q端的波形.设触发器的初始状态为"0" 二.题目解答 正确答案: 波形图:

  4. 电子电路设计——三人抢答电路(JK触发器版)

    JK触发器构成的三人抢答电路与D触发器设计原理相似,详细设计过程见博客:三人抢答电路(D触发器) 电路图

  5. (38)VHDL实现主从JK触发器

    (38)VHDL实现主从JK触发器 1.1 目录 1)目录 2)FPGA简介 3)VHDL简介 4)VHDL实现主从JK触发器 5)结语 1.2 FPGA简介 FPGA(Field Programma ...

  6. (35)VHDL实现JK触发器

    (35)VHDL实现JK触发器 1.1 目录 1)目录 2)FPGA简介 3)VHDL简介 4)VHDL实现JK触发器 5)结语 1.2 FPGA简介 FPGA(Field Programmable ...

  7. 冯建文《数字电路设计》读书笔记

    目录 第一章 数电概述 一.数字与模拟 二.数制 三.常用编码 四.逻辑抽象与状态编码 第二章 逻辑代数基础 一.逻辑函数 二.逻辑运算​编辑 三.常用的逻辑代数定律 四.逻辑代数运算规则 五.逻辑函 ...

  8. 用labview设计jk触发器_基于LabVIEW的基本触发器设计.doc

    您所在位置:网站首页 > 海量文档 &nbsp>&nbsp计算机&nbsp>&nbspLabview 基于LabVIEW的基本触发器设计.doc15页 ...

  9. 《FPGA入门教程》看书随笔——数字电路设计入门

    1.数字电路设计的核心是逻辑设计.数字电路的逻辑值只有'1'和'0',表征的是模拟 电压或电流的离散值,一般'1'代表高电平,'0'代表低电平. 2.当前的数字电路的电平标准常见的有:TTL.CMOS ...

  10. verilog异步复位jk触发器_Verilog专题(九)DFF、Dlatch、JK flipflop

    DFF.Dlatch.JK flip-flop 对于verilog的学习,这里推荐一个比较好的实践网站HDLBits: https://hdlbits.01xz.net/wiki/Main_Page ...

最新文章

  1. 技术分享:逆向分析ATM分离器
  2. 安卓linux终端termux下载,高级手机终端app
  3. android 编译共享ccache的缓存
  4. 在windows xp下编译出ffmpeg.exe
  5. 02 算术、字符串与变量(1)
  6. UVA 10173 旋转卡壳
  7. HTML-盒子模型(padding-margining)-样式继承-浮动
  8. LeetCode-数组-三数之和
  9. Flutter 环境搭建 与 Android 应用的调试
  10. LeetCode—Python版链表简单题(一)
  11. Servlet自动刷新页面
  12. Zephyr学习(一)Zephyr介绍
  13. revit二次开发创建标高
  14. 【游记】记清北学堂国庆刷题班
  15. 如何将 Excel 单元格内容按换行符拆分为多列
  16. 路由器找不到拨号服务器,路由器宽带拨号上网连接不上怎么解决?
  17. 没有 XXX 的手册页条目问题解决
  18. linux安装ie浏览器吗,Ubuntu 上安装IE浏览器的方法
  19. ios开发聊天气泡实现
  20. auto-drawing

热门文章

  1. 数据分析师到底是做什么的?写Python或SQL语句?
  2. 桃李春风一杯酒,江湖夜雨十年灯。—第十一天
  3. 测试Python的poplib模块读取邮箱信息
  4. 1厘米等于多少个像素
  5. Code3 将文件转换到byte数组中
  6. 腾讯企业邮箱好还是阿里云企业邮箱好?
  7. 【SpringBoot】最通俗易懂的消息服务
  8. 在计算机运行时 把程序和数据存放在内存中,单选(2.5分) 在计算机运行时,把程序和数据一样存放在内存中,这是1946年由__________领导的小组正式提出并论证的。‍...
  9. 冯仑《企业领导最容易犯的十大错误》 .
  10. 超越极限——2009年度DDR3内存横向测试(图)