ADI高速信号采集芯片与JESD204B接口简介
ADI高速信号采集芯片与JESD204B接口简介
JESD204B接口
介绍:
JEDEC Standard No. 204B (JESD204B)—A standardized serial interface between data converters (ADCs and DACs) and logic devices (FPGAs or ASICs)
也就是说这是一个高速模数信号转换芯片与逻辑器件芯片之间的标准接口。
JEDEC是开发微电子行业开放标准的全球领导者,拥有3,000多名志愿者,代表近300家成员公司。官网:https://www.jedec.org/
特点:
优点:具有所有高速串行接口的优点(减小芯片封装大小、引脚数量;减小电路板PCB面积;功率一定时提供更大的吞吐量。);
速度:每个Lane/通道高达12.5 Gbps(12.5 * 10 ^ 9 bits per second = 12.5 * 10 ^ 8 Bytes per second(8b/10b编码) ~= 1192.0929 MBytes per second(除以1024 ^ 2))。
子类:
JESD204B接口共有三个子类:Subclass 0 Subclass 1 Subclass 2(常见Subclass 1,不同子类的区别主要跟信号SYSREF和SYNC~的有无有关):
Subclass 0 uses device clock, lanes, and SYNC~(子类0只有SYNC~信号);
Subclass 1 uses device clock, lanes, SYNC~, and SYSREF(子类1有SYNC~和SYSREF信号);
Subclass 2 uses device clock, lanes, and SYNC~(子类2只有SYNC~信号)。
架构:
以上图片来自:http://www.ti.com/lit/ml/slap161/slap161.pdf
图中显示了一个基本的JESD204B(Subclass 1)的架构,时钟产生器给收发双方提供Device Clock及SYSREF信号;发送方通过串行接口发送数据至接收方,接收方通过SYNC~信号控制发送进程。
以上图片来自:http://www.ti.com/lit/ml/slap161/slap161.pdf
从图中我们可以看到:
架构分三层:1 Transport Layer / 传输层;2 Link Layer / 链路层;3 Physical Layer / 物理层。
比较重要的信号有Device Clock、SYSREF和SYNC~:
Device Clock提供外部统一同步时钟;
SYSREF由外部时钟产生器生成;
SYNC~由接收发给发送,用于同步。
deterministic link latency
上图中各参数:
M=8表示共有8路ADC;S=1表示一帧中包含了1次采样;N=11表示ADC采样精度为11;N'=13表示采样精度11bits+控制位2bits;CS=2表示控制位为2bits;L=4表示Lane的数量为4;F=4表示每个Lane的每个帧有4个字节;K=User Defined表示由用户定义的每个多帧里面有几个帧;Control bits用于表示ADC是否溢出或;Tails Bits用于填充,可以固定为0或填充伪随机序列;
上述参数都是通过寄存器进行设置的。
初始化:
JESD204B通过三个阶段来建立同步链路:代码组同步(code group synchronization, CGS),初始化通道同步(initial lane synchronization, ILAS),数据传输阶段(data transmission phase)。
1.代码组同步(CGS)阶段
CGS is the process by which the JESD204B receiver finds the boundaries between the 10-bit symbols in the stream of data.
CGS阶段:
a 首先由接收端将SYNC信号拉低(表示请求与发送端同步);
b 发送端检测到SYNC信号拉低后,发送连续的K28.5字符;
c 接收端利用CDR(时钟数据恢复)技术,提取到四个连续的K28.5字符(表示同步完成)后,将SYNC拉高;
d 发送端检测到SYNC信号拉高后,即代表CGS阶段的完成,代码组同步阶段完成,进入ILAS阶段。
换个说法再来一遍:各接收器(FPGA)必须利用时钟和数据恢复(CDR)技术,在ADC传来的输入数据流中找到K28.5字符。一旦在所有链路通道上检测到某一数量的连续K28.5字符,接收器模块就会解除置位至发送器模块的SYNC~信号。在JESD204B中,发送模块捕捉SYNC~信号的变化,并在下一个本地多帧时钟(LMFC)边界上启动ILAS。
2.初始通道同步(ILAS)阶段
ILAS的主要作用是对齐链路的所有通道,验证链路参数,以及确定帧和多帧边界在接收器的输入数据流中的位置。
The ILAS phase follows the CGS phase and begins on the next LMFC boundary after SYNCINB± deassertion.
The ILAS consists of four mulitframes, with an /R/ character marking the beginning and an /A/ character marking the end.
ILAS包含4个多帧,由一个/R/码开始,由一个/A/码结束(/R/码为/K28.0/ /A/码为/K28.3/);
The ILAS begins by sending an /R/ character followed by 0 to 255 ramp data for one multiframe. On the second multiframe, the link configuration data is sent, starting with the third character. The second character is a /Q/ character to confirm that the link configuration data follows. All undefined data slots are filled with ramp data. The ILAS sequence is never scrambled.
The four multiframes include the following:
Multiframe 1 begins with an /R/ character (/K28.0/) and ends with an /A/ character (/K28.3/).
Multiframe 2 begins with an /R/ character followed by a /Q/ character (/K28.4/), followed by link configuration parameters over 14 configuration octets (see Table 31) and ends with an /A/ character. Many of the parameter valuesare of the value – 1 notation.
Multiframe 3 begins with an /R/ character (/K28.0/) and ends with an /A/ character (/K28.3/).
Multiframe 4 begins with an /R/ character (/K28.0/) and ends with an /A/ character (/K28.3/).
3.用户数据阶段
在这一阶段,用户数据根据发送器(ADC)中定义并转发到接收器(FPGA)的链路参数,以流形式从发送器传输到接收器。接收器模块处理并监视收到的数据有无错误,包括运行差异不正确(8B/10B错误)、不在表中(8B/10B错误)、意外控制字符、 ILAS不正确和通道间偏斜。如果接收器检测到了错误,将会通过SYNC~报告错误。
参考:
ADI AD9695;
TI JESD204B;
转载于:https://www.cnblogs.com/likaiwei/p/9564664.html
ADI高速信号采集芯片与JESD204B接口简介相关推荐
- 高速信号采集卡,250MSPS,最高支持128通道高速同步采集记录存储!
高速信号采集卡14bit 250MSPS 西安慕雷电子发布全球顶级高速信号采集卡及记录存储系统, 采样率高达250MSPS,最高支持128通道同步采集记录存储,存储带宽高达6GB/S! 一.产品特性 ...
- ASL CS6211 USB3.2 高速信号中继器芯片|CS6211芯片功能|CS6211参数特性
目前 Type-C凭借其能支持USB 3.2 和 DisplayPort 1.4所需的高比特率,正成为高速数据和高分辨率视频的首选连接器.同时主板设备对retimer的需求也在增加.如果没有retim ...
- 高速信号采集的天线拉远系统方案
常用的宽带高频信号采集方案,一般系统包括:接收天线.射频LNA/PA.信号采集和处理.如下图: 在实际使用时,信号采集的输入端与天线之间的射频线缆会设计得尽量短,减少线缆带来的损耗和额外因素,提高信号 ...
- PCIEx8接口FPGA处理DMA控制器高速信号采集卡
PCIE702是北京青翼科技研发的一款基于PCIExpress总线架构的光纤网络硬件验证平台,该平台具有1个X8PCIe主机接口,1个RJ45千兆以太网口.1个RJ45百兆以太网口,2个RS485接口 ...
- 数字麦克风PDM信号采集与STM32 I2S接口应用(二)
在使用STM32的数字麦克风I2S接口时,计算采样率让人头疼,芯片手册上没有明确的说法,而手册上的计算方法经过测试却和实验不符.借助搜索引擎,大部分资料都是来自于开发板卖家或开发板论坛,主要是咪头采集 ...
- 数字麦克风PDM信号采集与STM32 I2S接口应用(一)
数字麦克风采用MEMS技术,将声波信号转换为数字采样信号,由单芯片实现采样量化编码,一般而言数字麦克风的输出有PDM麦克风和PCM麦克风,由于PDM麦克风结构.工艺简单而大量应用,在使用中要注意这二者 ...
- zynqsd的读写数据_数据存储结构图 - Zynq7000 FPGA的高速信号采集处理平台的设计搭建以及后续拓展...
通过FPGA搭建A/D数据高速缓存机制,A/D数据经过FPGA的片上缓存,写入DDR A/D数据区,作为高速缓存,DDR其他空间作为ARM控制系统的运行程序,与A/D转换器进行数据交互.数据存储结构图 ...
- 高速信号采集卡拥有高速且高精度—微弱信号高动态范围采样新方案突破新技术
双增益脉冲动态范围扩展技术,突破"芯"的限制! 介绍 微弱信号的获取质量由底层数据采集系统可达到的动态范围决定,而市售的模数转换器(adc)对此有瓶颈.具有DC耦合前 ...
- 8TB高速存储卡,6GB/s的读写速率,适合高速流盘、信号采集存储的各种应用场景
高速信号采集和回放系统,需要有足够高的速率把连续采集的数据存储到磁盘,或者把信号生成的数据从磁盘中读取出来.一般应用中,数据主要通过SATA.USB.RJ45(百兆.千兆)等多种方式传输,但这些速率对 ...
- AD9680之JESD204B接口2路、4路、8路的14bit 500MSPS/1GSPS/1.25GSPS采样率子卡的中文版本设计及调试经验资料分享
板卡概述: [FMC155] FMC155 是一款基于 VITA57.1 标准的,实现 2 路 14-bit.500MSPS/1GSPS/1.25GSPS 直流耦合 ADC 同步采集 FMC 子卡模 ...
最新文章
- 在java中开发图形用户_2016年计算机二级考试《JAVA》习题:编写图形用户界面
- 计算机病毒需要附着在,计算机病毒是如何传播的?
- mybatis3 没有生成example_网站图片尺寸自动生成
- vue接收索引_前端开发:Vue中findIndex() 方法的使用
- 利用pgAgent创建定时任务
- 2020年5月机器视觉工作阶段性总结
- 如何把握软件产品的质量
- caffe数据集——LMDB
- 平面设计版式构成实用技巧
- 学计算机专科好还是牙医好,孩子明年高考,牙科、计算机两个专业,怎么选?...
- dell服务器运维,【产品鉴赏】戴尔DELL R710服务器
- 英语口语:进入外企的一道槛
- 两国的“微”与“博”——Twitter与新浪微博的功能差异化探究
- C语言:goto循环语句
- 【批处理DOS-CMD命令-汇总和小结】-上网和网络通信相关命令-用户账户管理-文件(夹)共享(net)
- NR-PRACH:prach格式以及时频域情况
- 操作系统简史(1)东方会有新的操作系统诞生吗?让历史告诉未来
- SpringMvc、Spring和Mybatis整合(SSM框架整合)
- 使用arduino开发esp8266和esp32时首选项设置方法(附国内开发板管理网址)
- 华为手机备份的通讯录是什么文件_华为手机通讯录如何备份?