蓝桥杯， 38线译码器74Hc138

38线译码器74hc138，具有三个地址输入（P2的高3位），八个输出，且输出为低电平

真值表为(图片为转载)

电路图为

我们可以用74hc138来选通74hc573，而74hc573控制数码管（段选和位选），led的点亮

，蜂鸣器和继电器

可以通过以下代码来选通74hc573

void init74hc138(unsigned char cha)
{switch(cha){case 4: P2 = (P2 & 0x1f) | 0x80 ;break;   //开led 的锁存器case 5: P2 = (P2 & 0x1f) | 0xA0 ;break;   //开蜂鸣器和继电器 的锁存器case 6: P2 = (P2 & 0x1f) | 0xC0 ;break;   //数码管段选case 7: P2 = (P2 & 0x1f) | 0xE0 ;break;   //数码管位选default:break;}}

蓝桥杯， 38线译码器74Hc138相关推荐

FPGA设计编程(二) 8-3线优先编码器与3-8线译码器
目录 [实验要求] [实验软件工具] [实验一]设计一个8-3线优先编码器(74LS148) 1. 实验内容与原理说明 2. 实验模块程序代码和激励代码 (1)设计模块代码 (2)激励模块代码 3. ...
quartus仿真23：3-8线译码器74138的简单应用
存储器寻址若干8KB的的存储器,实现64KB内存空间,完成寻址电路的设计 1KB=1024=2^10 8KB=8*1KB=2^13 64KB=8*8KB=2^16 总共需要16位地址码,存储器使能端 ...
20220407——组合逻辑电路 3-8线译码器
译码器:扩展控制输入3位二进制,输出为8个二进制位 A2 A1 A0 , Y0 Y1 Y2...Y8 被选中为低电位0 片选端.使能端,控制信号,是否被激活译码器还具有两个 ...
20220407——3-8线译码器：quartersⅡ和 modelsim 联合仿真实验操作
创建工程 2.选择芯片 3. simulation→modelsim→verilog hdl 4. file→new→Verilog hdl file 5.写代码.编译 6.processing→st ...
20220407——3-8线译码器：quartersⅡ和 modelsim 联合仿真原理
Testbench仿真文件编写 Testbench是一种验证手段,从软件层面对设计的硬件电路进行仿真.在仿真文件里产生的激励信号,作用于被仿真设计文件DUT(Design Under Test) ,产 ...
用Quartus实现2-4线，3-8线，4-16线译码器及控制七段数码管
基本步骤 1.创建工程和文件(顶层BDF,还有一个virlog HDL 文件) 牢记工程名与顶层文件名相同,不然会出现can't find design entitle,从而编译时出现错误. 2．创建 ...
实现74X138和用74X138和74X139构成5-32线译码器
VerilogHDL程序设计与仿真作业2: --实现74X138和用74X138和74X139构成5-32线译码器文章目录 VerilogHDL程序设计与仿真作业2: --实现74X138和用74X ...
蓝桥杯单片机基础学习00_1
一.基础准备 1.烧录软件 (1)单片机型号:IAP15F2K61S2 (2)输入用户程序运行时的IRC频率:11.0592MHz 2.CT107D单片机综合实训平台 CT107D:单片机芯片(全I/ ...
Python冲击省一蓝桥杯 DFS集锦
距离蓝桥杯38天话不多说直入主题耐心看完一定会对你有所帮助有什么不懂的随时可以私信小郑深搜虽然很难但总要面对如果总是逃避那就很难进步! 下面呈现的内容将以题目来源+题目分析+代码+知 ...

蓝桥杯， 38线译码器74Hc138

蓝桥杯， 38线译码器74Hc138相关推荐

最新文章

热门文章