Cadence 16.6 Allegro中如何设置多层板的每一层的单端信号的线宽以保证50Ω阻抗？

简单地说，先从PCB板厂拿到想要的参数后，输入不同的线宽，试出50Ω阻抗，此时的线宽就是我们需要的。

以下是一个八层板的例子。

在Allegro中点击Setup -> Cross-section，可以看到下图的界面。

上图中勾选了Shield和右下角的Show Single Impedance，可以显示每一层的单线阻抗。

先以Top层为例：

Top层：Material选COPPER，Dielectric Constant（介电常数）为4.2，Thickness参数s PCB板厂提供的。

与TOP相邻的DIELECTRIC（介电层）：Material一般为FR-4，Thickness参数是PCB板厂提供的，Dielectric Constant（介电常数）为4.5。

当线宽为6mil时，Allegro计算出的单线阻抗为46.245Ω。

下面用Si9000计算相同参数条件下的阻抗值，以对比单线阻抗的差值。

上图中可以看出，当线宽为6mil时，Si9000计算出的单线阻抗为50.28Ω，Allegro和Si9000的计算结果差别不太大。

上图中的几个参数的含义如下：

参数	含义
H1	介质1厚度，上图设置为3.85mil
W2	阻抗线的线面宽度，按W2=W1-0.5mil计算，上图设置为5.5mil
W1	阻抗线的线底宽度，一般说的线宽就是指W1，上图设置为6mil
Er1	介质层介电常数，FR4板材的Er=4.2
T1	铜厚（包括基板铜厚+电镀铜厚），上图设置为2.1mil

再以ART03层为例：

第1个图中可以看出，Allegro计算出的ART03层的单线阻抗为47.786Ω，下面用Si9000计算相同参数条件下的阻抗值，以对比单线阻抗的差值。

上图中H2的值设定为：ART03层厚度+ART03层上面介质层厚度=1.2mil+4.33mil=5.53mil，可以看出，当线宽W1为5mil时，Si9000计算出的单线阻抗为48.06Ω，Allegro和Si9000的计算结果差别不太大。

经过对比测试可以看出，Si9000计算出的阻抗要比Allegro计算出的阻抗稍大一点。

另外，拿到Top层和ART03层的单线线宽后，就可以以它们为依据，在Setup -> Constraint -> Physical -> Physical Constraint Set -> All Layers中设定Top层和ART03层默认的Line Width和Neck Width。

如下图所示：

Cadence 16.6 Allegro中如何设置多层板的每一层的单端信号的线宽以保证50Ω阻抗？相关推荐

allegro中Xnet设置与删除（包括多引脚元器件模型Xnet设置）
allegro中Xnet设置 1.打开allegro->Analyze->Mode Assigment,如图弹出框点击ok-> 点击是,弹出如下页面,就是要设置的Xnet 模型的页 ...
cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例
cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例概述将板子的网络初步连通, 进行DRC, 出现报错, 说smd pin to s ...
Cadence 16.6 Allegro差分线的蛇形走线
目录 1. 差分线的单条线执行蛇形走线的方法 2. 差分线的两条线同时执行蛇形走线的方法 3. 总结 1. 差分线的单条线执行蛇形走线的方法 Route -> Delay Tune,鼠标单击差分 ...
Cadence 16.6 Allegro铺铜后去掉贴片元件焊盘之间铜皮的方法
简单地说,先测量得到要处理的元件的焊盘中心间距,然后打开Shape -> Global Dynamic Params -> Void Controls选项卡,Create pin void ...
linux cadence快捷键,如何设置Cadence 16.6中PCB Editor的快捷键
Cadence给用户留了比较多的定制空间.在Allegro中我们可以用alias或funckey命令来定义一个快捷键,以代替常用的设计命令.和Protel和PADS而言,Allegro软件是通过修改e ...
Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置
一个学习信号完整性的layout工程师 Cadence Allegro是一款功能比较强大的软件,相比较其他的PCB设计软件来说,界面交互比较友好.其中的快捷键设置就是比较强大,我见过朋友完全使用快捷键 ...
Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法
一个学习信号完整性的layout工程师大家在进行Layout设计时,最重要就是导入网表,放入元器件,然后进行走线.那其中的元器件就是今天和大家分享的一点,不管是阻容感,还是各种IC.连接器都是有封装 ...
Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置
一个学习信号完整性仿真的layout工程师我们在进行layout设计时,进行会遇到差分信号的layout,像USB和HDMI等,是需要控制阻抗的,那么我们在走线的时候,也需要从电器规则和物理规则上设 ...
Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置
一个学习信号完整性仿真的layout工程师在我们的进行layout设计时,尤其是在一些差分走线上,经常会遇到串联电阻或者电容的情况,可能在信号速率不高或者spec要求不严格时,我们会忽略独立器件另一 ...

Cadence 16.6 Allegro中如何设置多层板的每一层的单端信号的线宽以保证50Ω阻抗？

Cadence 16.6 Allegro中如何设置多层板的每一层的单端信号的线宽以保证50Ω阻抗？相关推荐

最新文章

热门文章