Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置

2024-05-10 11:46:39

一个学习信号完整性仿真的layout工程师
我们在进行layout设计时，进行会遇到差分信号的layout，像USB和HDMI等，是需要控制阻抗的，那么我们在走线的时候，也需要从电器规则和物理规则上设置差分要求，今天和大家总结一下分享Allegro中差分对的设置：

首先：打开规则管理器Constraint Manager

在Allegro的菜单栏中选择Setup中的Constraint，点击最下面的规则管理，或则直接点击快捷工具栏中的CM，如下图所示：

第二步：设置Differential Pair

在电气规则 Electrical中的Net里找到最下面的延时设置，然后找到要添加的网络。在其中一个网络上右键选择Create中的Differential Pair，如下图所示：

完成上面一步之后，会弹出Create Differential Pair 对话框，在左面的Net中找到差分网络点击中间的箭头，添加到Diff Pair中并填写差分对名称，最后点击Create，如下图所示：

第三步：添加物理规则Physical 线宽：

因为我们设置的是差分规则，根据不同的阻抗要求，所以走线的线宽线距是不同于其他的一般走线的，因此在这里要添加一个物理规则 Physical。先选择Physical，然后点击All layers 在默认规则上右键选择Create Physical Set，如下图所示：

在弹出的对话框中填写差分物理规则的名称，然后在相应的物理规则下修改不同情况下（每层的线宽、最小线宽、最大线裤等）的线宽，一般情况下我们设置Line Width中的值就可以，如下图所示：

然后在Physical中选择Net，找到我们设置的差分对，在右边的规则栏中选择物理规则100，这样我们差分对的线宽就设置好了，如下图所示：

第三步：添加Spacing 差分间距：

间距的设置和上一步的线宽设置是一样，先建立间距规则，然后给差分对添加间距规则，大家直接参考下面的图就可以了：

完成上面几步我们的差分规则就设置好了，大家可以回到设计界面试一下是否设置成功，如下图所示：
**上一篇文章：Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘的链接如下，大家可以点击查看哟：链接: link
**
以上资料主要是本人在PCB设计中和网络搜索整理而成
如有雷同或错误，希望各位大神留言指正，感谢！！！

Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置相关推荐

Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法
一个学习信号完整性的layout工程师大家在进行Layout设计时,最重要就是导入网表,放入元器件,然后进行走线.那其中的元器件就是今天和大家分享的一点,不管是阻容感,还是各种IC.连接器都是有封装 ...
Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置
一个学习信号完整性的layout工程师 Cadence Allegro是一款功能比较强大的软件,相比较其他的PCB设计软件来说,界面交互比较友好.其中的快捷键设置就是比较强大,我见过朋友完全使用快捷键 ...
Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出
一个学习信号完整性仿真的layout工程师在进行PCB设计时,需要考虑结构要求,其要求就会体现在结构文件中.一般Allegro软件的结构文件为DXF.DXF文件中包含PCB板外形,定位孔位置大小.关 ...
Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加
一个学习信号完整性的layout工程师今天整理下PCB封装的3D 模型添加,此步骤并不是所有的公司使用,因为我们平常给器件添加一个实际的高度,就已经OK了.只不过我们在看整版的3D模型是,每个器件都 ...
Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)
一个学习信号完整性仿真的layout工程师因为每个人的习惯不同,所以在平常的设计中查看的光绘层是不同的,有助于自己快速的layout.但是在每次拿到别人的板子去改版或者重新设计时,都要添加自己习惯的 ...
Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置
一个学习信号完整性仿真的layout工程师在我们的进行layout设计时,尤其是在一些差分走线上,经常会遇到串联电阻或者电容的情况,可能在信号速率不高或者spec要求不严格时,我们会忽略独立器件另一 ...
Cadence allegro PCB 设计中，出零件位置图时，如何将丝印自动放在器件中心
第一:打cadence allegro软件时,要选如图的选项,一定要选alegro productivity toolbox 第二: allegro pcb设计 manufacture >La ...
cadence原理图复用_详细了解一下Allegro原理图设计工具SDA 的十大主要功能和改变...
当谈到在EDA领域选择原理图设计工具时,没有人可以找到万能的解决方案.多变的因素加之不尽相同的个人偏好,使得"最好的原理图设计工具是什么?"这个问题始终没有一个统一的答案.目前市面 ...
（94）FPGA 两个触发器时序分析模型中，涉及到哪些参数？，面试必问（十八）（第19天）
(94)FPGA 两个触发器时序分析模型中,涉及到哪些参数?(第19天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)FPGA 两个触发器时序分析模型中,涉及到 ...

最新文章

热门文章