EDA程序设计--万年历设计

2024-04-24 00:17:04

目录

一课程设计的目的及意义... 1

1.0设计目的... 1

1.1设计意义... 2

1.2设计要求... 2

二设计流程：... 2

2.0 万年历原理... 2

2.1 原理框图... 2

2.2原理框图中各子模块的VHDL语言表述及生成模块框图... 3

2.3 VHDL设计流程.................................................................................................... 3

三 VHDL程序... 3

3.0 60进制计数器... 4

3.1 24进制计数器... 4

3.2 天计数模块... 5

3.3 月计数模块... 6

3.4 年计数模块... 7

3.5 秒分时和日月年分组输出控制模块... 8

3.6秒分时和日月年分两种模式切换和调整模块... 8

3.7下载到试验箱上实现其功能... 8

四总结... 10

4.0. 10

一课程设计的目的及意义

1.0设计目的

本次设计的目的就是在掌握计算机组成原理理论的基础上，了解EDA技术，掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，例如本课程设计就是基于所学的计算机原理中的数控分频器基础之上的，通过本课程设计，达到巩固和综合运用计算机原理中的知识，理论联系实际，巩固所学理论知识，并且提高自己通过所学理论分析、解决计算机实际问题的能力。进一步加深对计算机原理以及数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤

1.1设计意义

巩固所学课堂知识，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。为了进一步了解计算机工作组成原理与系统结构，深入学习EDA技术，用VHDL技术，用VHDL语言去控制将会使我们对本专业知识可以更好地掌握。熟悉QUARUS II软件的应用。熟悉EDA实验开发系统的基本使用。学习用VHDL基本单元电路的时间应用。进一步掌握EDA的多层次设计方法

1.2 设计要求

在Quartus中编写VHDL程序实现年、月、日、时、分、秒各模块的功能。

（2）将各模块在原理图中连接起来实现百年历计时功能。

（3）将年、月、日和时、分、秒两种模式分别在试验箱模式7下显示，并设置键8为模式的切换键，键3 为调整数键，键6为在当前模式下切换调整位键。将各端口引脚绑定好并下载到实验箱实现其功能，观察是否能实现相应功能效果，如是否可以进位，是否能判断闰年等等。

二设计流程：

2.0 万年历原理

秒、分是60进制，时是24进制，日31天由月1.3.5.7.8.10.12控制，日28/29由2月和润年控制，日30由月4.6.9.11控制。原理如下图：

2.1 原理框图

根据实验要求，截得实验原理框图如下：

2.2 原理框图中各子模块的VHDL语言表述及生成模块框图：

2.3 VHDL设计流程

（1）设计输入根据电路设计所提出的要求，将程序输入到VHDL编辑器中区编辑。

（2）功能及模拟用VHDL，模拟器对编辑后的程序进行模拟，如果达不到设计要求，则可以重新修改程序，直到通过功能模拟。

（3）逻辑综合与优化，将通过功能模拟的程序放到VHDL编译器中，进行逻辑、综合与优化。

三部分VHDL程序

3.0 60进制计数器

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY CNT60 IS

PORT(CLK:IN STD_LOGIC;

CQ1,CQ2:OUT STD_LOGIC_VECTOR (3 DOWNTO 0);

COUT:OUT STD_LOGIC);

ARCHITECTURE behav OF CNT60 IS

VARIABLE Q1,Q2: STD_LOGIC_VECTOR (3 DOWNTO 0);

IF CLK'EVENT AND CLK='1' THEN

IF Q1>9 THEN Q1:="0000";Q2:=Q2+1;

3.1 24进制计数器

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY cnt24 IS

PORT(CLK:IN STD_LOGIC;

CQ1,CQ2:OUT STD_LOGIC_VECTOR (3 DOWNTO 0);

VARIABLE Q1,Q2: STD_LOGIC_VECTOR (3 DOWNTO 0);

IF CLK'EVENT AND CLK='1' THEN

IF Q1>9 THEN Q1:="0000";Q2:=Q2+1;

IF Q2=2 AND Q1=4 THEN Q1:="0000";Q2:="0000";COUT<='1';

ELSE COUT<='0';

CQ1<=Q1;CQ2<=Q2;

3.2 天计数模块

USE IEEE.STD_LOGIC _UNSIGNED.ALL;

USE IEEE.STD_LOGIC _1164.all;

Port( clk : in std_logic;

a,b : in std_logic;

T1,T2 : out std_logic_vector(3 downto 0);

PROCESS(clk,a,b)

IF CLK'EVENT AND CLK='1' THEN

IF Q1=9 THEN Q1<="0000";Q2<=Q2+1;

if Q2=3 AND Q1=1 THEN

资料包括：

需要完整的资料可在我的资源里下载，也可以加入我的纷传圈子，里面有资源压缩包的百度网盘下载地址及提取码。

纷传点击用微信打开即可，过程有点繁琐请见谅。

EDA程序设计--万年历设计相关推荐

EDA程序设计--计时器设计
实训题目:计时器的设计 1 系统设计 1.1设计要求 1.1.1 设计任务设计并制作一台计时器. 1.1.2 性能指标要求 ① 用EDA实训仪的I/O设备和PLD芯片实现计时器的设计. ② 计时器 ...
基于AT89C52单片机的万年历设计与仿真
点击链接获取Keil源码与Project Backups仿真图: https://download.csdn.net/download/qq_64505944/87777668?spm=1001.20 ...
c语言程序设计万年历的显示,C语言程序设计万年历
<C语言程序设计万年历>由会员分享,可在线阅读,更多相关<C语言程序设计万年历(35页珍藏版)>请在人人文库网上搜索. 1.综合性程序设计报告设计题目: 万年历指导教师: 班 ...
基于C51单片机的万年历设计（LCD1602显示）
C51单片机万年历设计注:该程序基于普中科技C51 V2.2开发板设计,库函数和硬件资料均来自普中科技,侵删.main.c大部分为原创,如有雷同,纯属巧合. 名称:C51万年历. 硬件:以C51芯片 ...
EDA程序设计--数字日历电路
题目:数字日历电路 1 系统设计 1.1 设计要求 1.1.1 设计任务设计并制作一台数字日历. 1.1.2 性能指标要求 ① 用EDA实训仪的I/O设备和PLD芯片实现数字日历的设计. ② ...
c语言程序设计实践万年历,c语言程序设计万年历-20210408030342.docx-原创力文档
集团标准化办公室:[VV986T-J682P28-JP266L8-68PNN] 集团标准化办公室:[VV986T-J682P28-JP266L8-68PNN] C语言程序设计万年历存档资料成绩: ...
画出c语言流程图万年历,基于ARM7的电子万年历设计
基于ARM7的电子万年历设计成绩评定表学生姓名匡克新班级学号专业通信工程课程设计题目基于ARM7的电子万年历设计评语组长签字: 成绩日期 2015 年 7 月19 日 ...
c语言程序设计迷宫,C语言程序设计课程设计-迷宫.doc
C语言程序设计课程设计-迷宫大学 C语言程序设计课程设计(论文) 题目: 迷宫问题院(系): 专业班级: 学号: 学生姓名: 指导教师: 教师职称: 讲师起止时间: 2009.12.14 ...
基于verilog的万年历设计
万年历设计如下:(使用verilog语言) 适用于quartusII 或者 vivado 一 digital_clock设计需求本设计采用FPGA,实现核心控制.利用独立按键当作输入,利用六位一体的 ...

最新文章

热门文章