基于verilog的万年历设计

万年历设计如下：（使用verilog语言）适用于quartusII 或者 vivado

一 digital_clock设计需求

本设计采用FPGA，实现核心控制。利用独立按键当作输入，利用六位一体的共阳极数码管作为显示设备。具体要求如下：

数字钟要求显示时间、日期、闹钟时间。本设计采用verilog，实现核心控制。
显示时利用小数点将所显示内容分开。（例：19.12.55）
外部输入的按键有，切换按键，调整按键，加按键，减按键。（按键都用开关替代）具体功能如下：

数字钟要求显示时间、日期、闹钟设定时间。利用切换按键进行年月日、时间、闹钟定时操作，三种状态均可用增减两个按键进行调整，对于选中的数码管调整位，通过闪烁表示已经选中，例如：首先切换至日期，选中表示“年”的数码管，那么选中的位进行0.5秒的闪烁表示选中，其次可通过增减按键进行数字的增减。另外在按键消抖后，每次按键按下，蜂鸣器响表示已经按下；设定的闹钟到时候，按下任何按键均停止蜂鸣器，若没有按键按下，蜂鸣器长响至1min时长后，自动停止。

顶层设计框图如下：

基于verilog的万年历设计相关推荐

java 万年历绪论,基于FPGA的万年历设计
基于FPGA的万年历设计(论文15000字) 摘要:万年历在人们的生活中一直扮演着重要的角色,可随着时代的发展,传统的纸质万年历已经越来越无法满足人们对于时间精确度以及便捷性的要求.随着电子科学的不断 ...
vivado wdb文件 matlab,fft_ex1 基于verilog的FFT设计，使用vivado作为开发平台 VHDL-FPGA- 274万源代码下载- www.pudn.com...
文件名称: fft_ex1下载收藏√ [ 5 4 3 2 1 ] 开发工具: Others 文件大小: 4477 KB 上传时间: 2017-04-17 下载次数: 0 提供者: k ...
FPGA项目（12）——基于FPGA的万年历设计
首先称述一下所实现的功能:可以显示年.月.日.时.分.秒,有闹钟设置功能,闹钟时间到时,蜂鸣器响,报警.用6位数码管进行显示,分三个显示页面,第一个页面显示年月日,第二个界面显示时分秒,第三个页面显示 ...
基于Verilog使用Quartus设计数字秒表和数字时钟
目录一.数字秒表 1.1 新建工程 1.2 添加 Verilog 文件 1.3 添加 VWF 文件 1.4 波形仿真二.多功能数字钟三.总结本文内容:使用 Quartus 基于 Verilog ...
基于Verilog用状态机设计交通灯控制器
1.题目:用状态机设计交通灯控制器,设计要求:A路和B路都有红.黄.绿三种灯,持续时间为红灯45s.黄灯5s.绿灯40s.A路和B路交通灯的状态转移为 (1)A红,B绿(持续时间40s): (2)A红 ...
基于verilog的FFT设计与实现
FFT : 快速傅立叶变换(Fast Fourier Transform,FFT)verilog设计与实现该设计实现FFT的功能,并对设定输入对模块的输出进行仿真测试. 该设计的仿真波形图与工程如下 ...
基于verilog的洗衣机设计
使用verilog语言实现洗衣机设计可在quartusII或者vivado下编译运行. 洗衣机基本功能: 包括洗衣机状态包括洗涤.清洗.脱水.暂停等,运行时间显示,LED显示并通过数码管显示当前状 ...
基于verilog流水灯设计
使用verilog语言实现流水灯设计并进行仿真波形验证如下: 下面是在vivado下仿真截图: 流水灯顶层模块包括分频器和状态机组成顶层模块如下: module ledwater( input cl ...
【FPGA教程案例8】基于verilog的分频器设计与实现
FPGA教程目录 MATLAB教程目录 -------------------------------------------------------------------------------- ...

基于verilog的万年历设计

基于verilog的万年历设计相关推荐

最新文章

热门文章