一、并行加法器基本方法

二、进位链计算重构原理

三、Brent-Kung加法器

四、Verilog设计

在超前进位加法器中，其进位可以并行计算出，打破了进位链传播中当前的进位依赖于前一级的进位的关系，使得第n位进位只与输入有关。

但是，对于大位宽加法器，其每一个进位生成的逻辑面积耗费大，芯片造价成本上升，在前几期中已有介绍。很多研究者致力于在时间延迟与逻辑门数之间寻找平衡点，却极少数关注如何使用简洁与规则的方式最小化芯片面积和设计成本。本文将介绍的Brent-Kung加法器，由Richard P.Brent和H.T.Kung教授于上世纪80年代提出，Brent-Kung加法器是一种树形加法器，采用了树形结构，达到了N比特加法器延迟正比于log N, 面积正比于N的效果。本文介绍并行加法器基本方法，Brent-Kung加法器基本原理与Verilog设计。

一、并行加法器基本方法

对于N比特的A和B两数，结果为N比特S和1比特进位Cout，超前进位加法器的进位链与和公式的计算公式如下（为了统一，此处序号从1开始到N）：

其中：

如对于C4的生成，其算式如下：

每个进位的生成依赖于G和P，对于每一位进位，如何做到更加节省逻辑面积与减少计算时间呢？正是利用了一种树形结构，通过以下基本方法生成进位与和达到。

图中输入为N比特A和B，输出N比特S和1比特Cn即Cout，已用红色标出。这种并行加法器的基本方法即将输入数A和B通过一部分逻辑转化为G和P，P由A和B异或，G由AB相与即可，其中的G和P通过树形门级结构用于生成进位Cn与和Sn。

二、进位链计算重构原理

Brent-Kung加法器定义了以下运算“o”:

其中的p,g,g’,p’均是二进制数。

上式这么看容易糊涂，运算“o”想表达的意思是以下两个式子：

（1）输入p,g,g’,p’，输出g+p.g’

（2）输入p,g,g’,p’，输出p.p’

特别提醒：此部分的实质为对超前进位加法器的进位链计算进行了重构，如果对超前进位加法器的进位计算熟稔于心，可忽略以下定理，并只要记住定理后（Gi，Pi）的生成式子。

定理一、

Ci = Gi, i=1,2,…N

因为C0=0,所以C1 = G1 + P1*C0 = G1

为什么Ci=Gi，此处证明忽略，可以从假定Ci-1=Gi-1开始。

定理二、

同时，

基于以上两式子可以看出，“o”操作符合交换律，(gi,pi)操作可以使用任意顺序。根据以上定理一和定理二可以得出，此式子将用于树形进位链生成：

三、Brent-Kung加法器

由以上方法可知，pi由AB异或生成，gi由AB相与生成。

而新的进位由下式生成，即Ci=Gi，只要计算出以下式子就可以得到所有的进位Gi即可。

如何计算呢？

先看一个例子，当n=8时，（G8,P8）的计算方法如下图。

其中白色圈表示数据传递，数据前后没有变化；黑色圈表示上文中定义的“o”操作，其计算示意图如下。

在T=3时刻G8和P8的计算如下：

（G8，P8）= （g8，p8）o（g7，p7）o（g6，p6）o（g5，p5）o（g4，p4）o（g3，p3）o（g2，p2）o（g1，p1）

对于一般问题（Gi,Pi），i=1,2,3，…N的计算，其结构图如下：

如其中C9=G9，（G9，P9）=（G8,P8）o（g9,p9）,所以在生成C9前还进行了一次“o”操作。

从逻辑层数，扇入扇出和布线拥塞度三个方面看该树形加法器，Brent-Kung加法器的拓扑结构经历逻辑层数较多，需要(2logN – 1)级，扇入扇出和布线拥塞度较低。

四、Verilog设计

设计一个N比特的Brent-Kung加法器，重点在于从门级去展开各路进位的生成逻辑，生成该进位链的树形结构。

以下是16比特的Brent-Kung加法器，分三部分：

（1）生成p，g信号，由半加器模块组成；

（2）“o”操作单元实现，由p，g信号生成进位链逻辑，一部分可规律性地通过verilog generate语句生成，其余部分通过模块化或者assign单独实现；

（3）生成输出进位Cout和S信号。

注：如果不假定C0=0，则可以将（gc,pc）=（C0,0）参与到（G1，P1）的计算中去。

欢迎批评指正，更多阅读，关注“纸上谈芯”，不定期更新，共同学习:

【HDL系列】Brent-Kung树形加法器原理与设计相关推荐

四位行波进位加法器_【HDL系列】超前进位加法器原理与设计
上期介绍了半加器.全加器以及行波进位加法器(RCA),本文介绍超前进位加法器(Lookahead Carry Adder,简称LCA).在介绍超前进位加法器前,我们先来分析下行波进位加法器的关键路径. ...
四位行波进位加法器_【HDL系列】进位选择加法器原理与设计
前期已介绍了行波进位加法器(Ripple Carry Adder, RCA)依赖于低位进位,所以具有超长的进位链和关键路径.对于RCA的改进中,进位选择加法器(Carry Select Adder)是 ...
四位行波进位加法器_【HDL系列】进位旁边加法器原理与设计
一.进位旁边加法器进位旁路加法器(Carry Skip Adder,CSA),也称Carry Bypass Adder.需要注意的是,CSA也是另外一种加法器--进位保存加法器(Carry Save ...
四位行波进位加法器_【HDL系列】硬件加法器原理与设计小结
硬件加法器种类繁多,对于不同的设计,加法器的需求也不一样.在前端设计中,使用符号"+"便可轻而易举地实现加法器.只是在特殊的情况下,指定选择加法器类型,或许可以用到.其他情况,可以 ...
四位行波进位加法器_【HDL系列】Sklansky加法器原理与设计
Sklansky加法器是另一种并行高速的树形加法器,由Sklansky于1959年发表,该加法器对比特位进位层级分组,根据对不同比特组所有可能的进位计算所有可选的和与进位,所以也叫Conditiona ...
HDLBits答案(8)_Verilog半加器、全加器和行波进位加法器原理与设计
半加器.全加器和行波进位加法器原理与设计 HDLBits链接半加器定义: 半加器用于计算2个单比特二进制数a与b的和,输出结果sum(s)和进位carry(c).在多比特数的计算中,进位c将作为下 ...
超前进位加法器原理与设计
超前进位加法器原理与设计一.行波进位加法器关键路径分析 N比特行波进位加法器可由N个全加器级联而成,电路的延迟包括门延迟和线延迟等,分析忽略线延迟. 单比特全加器门电路图从输入a,b,cin到输出 ...
verilog加法器_【HDL系列】Kogge-Stone加法器原理与设计
Kogge-Stone加法器是利用Peter M. Kogge和Harold S.Stone于1972年提出的一种并行算法生成的一种树形加法器. 一.Kogge-Stone并行算法 Kogge和Sto ...
【HDL系列】半加器、全加器和行波进位加法器原理与设计
目录一.半加器二.全加器三.行波进位加法器加法器是算术运算的一种,在计算机和一些处理器中被运用于算术逻辑单元ALU中或者处理器的其他部分如计算地址,加减操作等类似操作.今天.我们来重温下数字电 ...
四位行波进位加法器_【HDL系列】半加器、全加器和行波进位加法器原理与设计...
加法器是算术运算的一种,在计算机和一些处理器中被运用于算术逻辑单元ALU中或者处理器的其他部分如计算地址,加减操作等类似操作.今天.我们来重温下数字电路中的加法器. 一.半加器半加器用于计算2个单比 ...

【HDL系列】Brent-Kung树形加法器原理与设计

一、并行加法器基本方法

二、进位链计算重构原理

三、Brent-Kung加法器

四、Verilog设计

【HDL系列】Brent-Kung树形加法器原理与设计相关推荐

最新文章

热门文章