摘要：说一下对RRU（FPGA部分）的理解，以及RRU中FPGA里面有哪些模块（FPGA究竟要干哪些事情），简单的说一下ORAN

1.RRU

先看一下通信过程：

手机 —— 小型基站 —— 宏基站 —— RRU —— BBU

RRU就是射频拉远模块，接受无线信号，处理后传给BBU（基带处理单元），或者接受BBU传过来的信号，处理后，经过天线发送出去。

RRU里面包含很多东西，有数字处理部分（FPGA），射频收发系统、PA、滤波器、天线、电源等等。下面这张图是比较旧的一张图。拿下行举例：BBU —— eCPRI —— DUC（低频到中频）—— CFR（削峰技术）—— DPD技术 —— AD/DA —— TX —— PA —— 滤波 —— 天线。

在RRU里面，所有的数字处理部分都在FPGA，这张图里面FPGA跟BBU和TXRX对接。CPRI就是BBU与RRU之间的接口规范，它通信的最大速率应该是10Gbit/s。到了5G的时候，数据传输的要求更高，需要更快更多的传输数据，所以用的是eCPRI接口（同时也将low-PHY移至RRU中，大幅度的降低BBU和RRU之间的接口速率要求。）。在下行这边：DUC -> CFR -> DPD->DAC，DUC就是把低频信号搬到中频信号，CFR是削峰处理，DPD是数字预失真处理。

首先CFR尽量是让信号均匀分布，衡量标准应该用峰均比，峰值与均值的比值要尽可能的小，过高的峰均比会带来一些问题，PA有一定的线性区域，发送的信号需要工作在线性区域之内，在PA这边如果选用功率大的PA会造成功率浪费，选功率小的，会使得峰值状态工作在非线性区域，带来信号的失真，那么降低信号的峰值就是一种折中方案，他会对信号有一定的影响，我了解到的是原始的峰均功率在十几dBm，然后把它压到7dB这个样子，不过这个肯定比信号进入PA非线性区域带来的负面影响要小得多。峰均比理论上来说是越低越好的，因为对PA会更加友好，但是峰均比过于低了会对EVM（误差矢量幅度）造成影响，EVM的偏移量会很大，那么通信的质量其实是不好的，所以峰均比要控制在合适的值。CFR在DPD之前我想是因为如果最顶上的波形有毛刺的话会对DPD的处理效果产生影响。DPD处理与ACLR指标有关，ACLR越低效果应该越好。在下行中有反馈链路，目的就是将信息反馈到DPD这里去观察。

2.FPGA

FPGA（现场可编程门阵列），就是以代码的形式去编写电路，然后在FPGA芯片中布局。那么对于RRU，FPGA要干哪些事情？贴一张图：

在FPGA里面主要是分为这几个大的模块，ORAN、LPHY（这部分应该是包含交织/解交织、FFT/IFFT这边变化）、DFE、ADC/DAC这几个大的部分。

3.ORAN

我的理解是，ORAN就是为了统一标准。原来不同的RRU与不同的BBU是不能够适配的，ORAN就是为了让不同的RRU与不同的BBU适配。至于其他的原因（可能真的是为了打破HW的垄断），下图：

ORAN的提出，改变了RU和DU的结构，但对于整个通信中FPGA要干的事情，一点都没少。

4.参考文章

中兴通讯：远端射频模块(RRU)关键技术创新及发展趋势

RRU 数字上变频DUC与数字下变频DDC

5.总结

简单的说了一下自己对RRU、FPGA、ORAN。后续再谈谈自己对ECPRI、ORAN一些文档的解读。

浅谈RRU、FPGA、ORAN相关推荐

浅谈XILINX FPGA CLB单元汇总 (CLB、LUT、存储单元、Distributed RAM、移位寄存器、多路复用器、进位逻辑(Carry Logic))
浅谈XILINX FPGA CLB单元汇总 (CLB.LUT.存储单元.Distributed RAM.移位寄存器.多路复用器.进位逻辑(Carry Logic)) 一.概述 CLB可配置逻辑块是指 ...
浅谈用ModelSim+Synplify+Quartus来实现Altera FPGA的仿真
浅谈用ModelSim+Synplify+Quartus来实现Altera FPGA的仿真工作内容: Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业 ...
浅谈同步复位与异步复位
浅谈同步复位与异步复位 1.FPGA设计中的复位方式是同步复位与异步复位.接下来将看看两者的概念和在实际设计中的区别以及各自的优缺点. 1.1 异步复位: 它指无论时钟沿是否到来,只要复位信号有效,就 ...
浅谈AM5728裸板调试
一.浅谈ARM裸板调试 1. 连接仿真器,读写寄存器将硬件仿真器插到ARM板的JTAG口上,然后连接PC,现在的ARM仿真器好像都是通过USB和PC相连了.连接好后,就给板子上电,然后打开PC端的调 ...
简谈 Xilinx FPGA 原理及结构
FPGA是在PAL.PLA和CPLD等可编程器件的基础上进一步发展起来的一种更复杂的可编程逻辑器件.它是ASIC领域中的一种半定制电路,既解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点. ...
目前超级计算机国内外发展状况,浅谈超级计算机发展的过程及研究现状
浅谈超级计算机发展的过程及研究现状来源:用户上传作者: 中图分类号:TP393.01 文献标识码:A 当前,多核技术的不断发展和日渐成熟,使得处理器的性能得到巨大提升.但是对于存储设备来说,无论是 ...
浅谈PCI Express体系结构（二）
PCI总线的信号定义 PCI总线是一条共享总线,在一条PCI总线上可以挂接多个PCI设备.这些PCI设备通过一系列信号与PCI总线相连,这些信号由地址/数据信号.控制信号.仲裁信号.中断信号等多种信号 ...
浅谈中国区块链发展史
浅谈中国区块链发展史目录比特币进入中国新生快速发展央行华为阿里腾讯百度中国信息通信研究院目录比特币区块链1起源于比特币,2008年11月1日,中本聪发表了<比特币:一 ...
IC设计- 浅谈各种验证 - 功能验证，形式验证，原型验证
浅谈逻辑仿真,形式验证及硬件仿真随着硬件设计复杂性的不断增加,为了能够最大程度的使得验证收敛,验证方法也越来越多,今天我们针对常见的几种验证方法做一些简单的分析,指出它们的常用应用环境以及一些优缺点 ...
浅谈PCI Express体系结构（三）
PCI总线的存储器读写总线事务总线的基本任务是实现数据传送,将一组数据从一个设备传送到另一个设备,当然总线也可以将一个设备的数据广播到多个设备.在处理器系统中,这些数据传送都要依赖一定的规则,PCI ...

浅谈RRU、FPGA、ORAN