【半导体先进工艺制程技术系列】FinFET和UTB-SOI简介

有两种途径可以实现工艺特征尺寸进入到小于25nm工艺制程：

一种是采用三维立体型结构的FinFET晶体管代替平面结构的MOSFET作为集成电路的晶体管。FinFET晶体管凸起的沟道区域是一个被三面栅极包裹的鳍状半导体。沿源-漏方向的鳍与栅重合区域的长度为晶体管沟道长度。

另外一种是基于SOI的超薄绝缘层上的平面硅技术，称为UTB-SOI，也就是FD-SOI晶体管，研究发现要使UTB-SOI正常工作，绝缘层上硅膜的厚度应限制在栅长的四分之一左右。对于25nm栅长的晶体管，UTB-SOI的硅膜厚度应被控制在6nm左右。

为什么FD-SOI和FinFET要把沟道的厚度制造的很薄，它的原理是什么呢？

（1）沟道距离栅极Xa≤0.25*Lg的沟道区域的能带图，栅极对该区域的沟道形成有效的控制，漏端的电压Vd不足以导致沟道的势垒高度降低。

（2）距离栅极Xb > 0.25*Lg的沟道区域的能带图，它距离栅极较远，栅极对该区域的沟道形成没有形成有效的控制，由于短沟道效应中DIBL效应导致沟道区域的势垒高度降低了ФDIBL，虽然MOSFET处于关闭状态，但是电子依然很容易越过势垒，在沟道的正下方会形成漏电流。为了有效的抑制短沟道效应，必须设法使沟道中任何的点到栅的距离Xa≤0.25*Lg的范围内。

相关内容

《【半导体先进工艺制程技术系列】应变硅工艺技术》

《【半导体先进工艺制程技术系列】HKMG工艺技术（上）》

《【半导体先进工艺制程技术系列】HKMG工艺技术（下）》

《【半导体先进工艺制程技术系列】SOI技术（上）》

《【半导体先进工艺制程技术系列】SOI技术（中）》

《【半导体先进工艺制程技术系列】SOI技术（下）》

【半导体先进工艺制程技术系列】FinFET和UTB-SOI简介相关推荐

【半导体先进工艺制程技术系列】SOI技术（上）
SOI技术简介 20世纪80年代,研究人员利用在衬底和表面硅薄层之间嵌入一层绝缘层材料,研发出新的绝缘体上硅(SOI)材料,SOI材料的结构是表面硅薄层–二氧化硅绝缘层材料–硅衬底,集成电路制造在表面 ...
【半导体先进工艺制程技术系列】SOI技术（中）
SOI技术简介.SIMOX技术.BESOI技术.Smart-Cut技术详见: <[半导体先进工艺制程技术系列]SOI技术(上)> PD-SOI技术根据顶层硅薄膜的厚度和器件工作时耗尽层的 ...
【半导体先进工艺制程技术系列】SOI技术（下）
SOI技术简介.SIMOX技术.BESOI技术.Smart-Cut技术详见:<[半导体先进工艺制程技术系列]SOI技术(上)> PD-SOI技术.翘曲效应.寄生双极晶体管效应.自加热效应. ...
【半导体先进工艺制程技术系列】HKMG工艺技术（下）
HKMG工艺技术基础知识及金属嵌入多晶硅栅工艺流程详见<[半导体先进工艺制程技术系列]HKMG工艺技术(上)>. 金属替代栅级工艺流程 PMOS的有源区是SiGe应变材料,利用应变材料Si ...
【半导体先进工艺制程技术系列】STI应力效应（LOD效应）
LOD效应对于利用STI作隔离的深亚微米CMOS工艺制程技术,STI沟槽中填充的是隔离介质氧化物,由于硅衬底和隔离介质氧化物的热力膨胀系数不同,导致STI会产生压应力挤压邻近MOS的有源区,引起器件 ...
【半导体先进工艺制程技术系列】HKMG工艺技术（上）
HKMG工艺技术简介随着器件尺寸不断缩小到45nm及以下工艺技术,栅极介质层SiON的厚度降低到2nm以下,为了改善栅极泄漏电流,半导体业界利用高K介质材料HfO2和HfSiON取代SiON作为栅氧 ...
【半导体先进工艺制程技术系列】FinFET工艺流程
1.硅衬底制备: 2.淀积SiO2和Si3N4作为硬掩膜版: 3.淀积多晶硅辅助层: 4.通过光刻和刻蚀形成硬掩膜版辅助层: 5.淀积SiO2:通过控制淀积时间来控制SiO2的厚度,从而控制Fin的宽 ...
【半导体先进工艺制程技术系列】应变硅工艺技术
应变硅技术概况应变硅技术是指通过应变材料产生应力,并把应力引向器件的沟道,改变沟道中硅材料的导带或者价带的能带结构,可以通过合理的器件设计来获得合适的应力方向从而减小能带谷内.谷间散射概率以及载流子 ...
【半导体先进工艺制程技术系列】漏致势垒降低效应
短沟道效应当MOS晶体管的沟道长度小到可以和漏结及源结的耗尽层厚度相比拟时,会出现一些不同于长沟道MOS管特性的现象,统称为短沟道效应,它们归因于在沟道区出现二维的电势分布以及高电场. 对于短沟道器 ...

【半导体先进工艺制程技术系列】FinFET和UTB-SOI简介

【半导体先进工艺制程技术系列】FinFET和UTB-SOI简介相关推荐

最新文章

热门文章