【半导体先进工艺制程技术系列】FinFET工艺流程

2024-06-07 04:35:53

1.硅衬底制备；
2.淀积SiO2和Si3N4作为硬掩膜版；

3.淀积多晶硅辅助层；
4.通过光刻和刻蚀形成硬掩膜版辅助层；

5.淀积SiO2；通过控制淀积时间来控制SiO2的厚度，从而控制Fin的宽度Wfin
6.刻蚀SiO2形成侧墙，Si3N4作为停止层；

7.去除多晶硅辅助层；
8.利用SiO2作为硬掩膜版，刻蚀形成有源区；

9.去除SiO2；
10.利用HDP CVD淀积SiO2，并通过CMP平坦化，Si3N4作为停止层；

11.SiO2回刻，有源区凸出SiO2表面，通过控制回刻的时间去控制Fin的高度；
12.去除Si3N4；

13.淀积SiO2和Si3N4作为硬掩膜版和阱离子注入的阻挡层；
14.通过光刻和刻蚀去除底部的Si3N4；

15.去掉SiO2；
16.通过两道光刻和两道大角度离子IMP形成NW和PW，Si3N4作为阻挡层；

17.去掉Si3N4；
18.利用HDP CVD淀积STI，并通过CMP平坦化；

19.STI回刻，有源区凸出STI表面，通过控制回刻的时间去控制Fin的高度；
20.光刻和沟道离子注入；

21.淀积SiO2缓冲层；
22.淀积多晶硅栅极，在ILD之后会去除SiO2缓冲层和多晶硅，然后淀积HfO2和金属栅；

23.通过光刻和刻蚀形成栅极；
24.淀积SiO2和Si3N4作为侧墙；

25.刻蚀形成栅极侧墙；
26.淀积SiO2作为外延生长阻挡层；

27.通过光刻和刻蚀使PMOS的源漏有源区暴露；
28.外延生长PMOS源漏有源区的SiGe外延层；

29.去除SiO2和Si3N4阻挡层；
30.淀积SiO2和Si3N4作为NMOS SiC外延生长阻挡层；

31.通过光刻和刻蚀使NMOS的源漏有源区暴露，去除NMOS源漏的SiO2和Si3N4；
32.外延生长NMOS源漏有源区的SiC外延层；

【半导体先进工艺制程技术系列】FinFET工艺流程相关推荐

【半导体先进工艺制程技术系列】FinFET和UTB-SOI简介
有两种途径可以实现工艺特征尺寸进入到小于25nm工艺制程: 一种是采用三维立体型结构的FinFET晶体管代替平面结构的MOSFET作为集成电路的晶体管.FinFET晶体管凸起的沟道区域是一个被三面栅极 ...
【半导体先进工艺制程技术系列】SOI技术（上）
SOI技术简介 20世纪80年代,研究人员利用在衬底和表面硅薄层之间嵌入一层绝缘层材料,研发出新的绝缘体上硅(SOI)材料,SOI材料的结构是表面硅薄层–二氧化硅绝缘层材料–硅衬底,集成电路制造在表面 ...
【半导体先进工艺制程技术系列】SOI技术（中）
SOI技术简介.SIMOX技术.BESOI技术.Smart-Cut技术详见: <[半导体先进工艺制程技术系列]SOI技术(上)> PD-SOI技术根据顶层硅薄膜的厚度和器件工作时耗尽层的 ...
【半导体先进工艺制程技术系列】SOI技术（下）
SOI技术简介.SIMOX技术.BESOI技术.Smart-Cut技术详见:<[半导体先进工艺制程技术系列]SOI技术(上)> PD-SOI技术.翘曲效应.寄生双极晶体管效应.自加热效应. ...
【半导体先进工艺制程技术系列】HKMG工艺技术（下）
HKMG工艺技术基础知识及金属嵌入多晶硅栅工艺流程详见<[半导体先进工艺制程技术系列]HKMG工艺技术(上)>. 金属替代栅级工艺流程 PMOS的有源区是SiGe应变材料,利用应变材料Si ...
【半导体先进工艺制程技术系列】STI应力效应（LOD效应）
LOD效应对于利用STI作隔离的深亚微米CMOS工艺制程技术,STI沟槽中填充的是隔离介质氧化物,由于硅衬底和隔离介质氧化物的热力膨胀系数不同,导致STI会产生压应力挤压邻近MOS的有源区,引起器件 ...
【半导体先进工艺制程技术系列】HKMG工艺技术（上）
HKMG工艺技术简介随着器件尺寸不断缩小到45nm及以下工艺技术,栅极介质层SiON的厚度降低到2nm以下,为了改善栅极泄漏电流,半导体业界利用高K介质材料HfO2和HfSiON取代SiON作为栅氧 ...
【半导体先进工艺制程技术系列】应变硅工艺技术
应变硅技术概况应变硅技术是指通过应变材料产生应力,并把应力引向器件的沟道,改变沟道中硅材料的导带或者价带的能带结构,可以通过合理的器件设计来获得合适的应力方向从而减小能带谷内.谷间散射概率以及载流子 ...
【半导体先进工艺制程技术系列】漏致势垒降低效应
短沟道效应当MOS晶体管的沟道长度小到可以和漏结及源结的耗尽层厚度相比拟时,会出现一些不同于长沟道MOS管特性的现象,统称为短沟道效应,它们归因于在沟道区出现二维的电势分布以及高电场. 对于短沟道器 ...

最新文章

热门文章