【半导体先进工艺制程技术系列】SOI技术（下）
SOI技术简介、SIMOX技术、BESOI技术、Smart-Cut技术详见：《【半导体先进工艺制程技术系列】SOI技术（上）》
PD-SOI技术、翘曲效应、寄生双极晶体管效应、自加热效应、体接触详见：《【半导体先进工艺制程技术系列】SOI技术（中）》
FD-SOI工艺技术
PD-SOI不但存在浮体效应，并且随着SOI工艺技术发展到纳米级，PD-SOI器件的短沟道效应变得越来越严重，而对于FD-SOI器件，当器件工作在饱和区时，硅薄膜是全耗尽的，源和体之间的势垒很小，空穴很容易在源区被复合而不发生累积，所以浮体效应对FD-SOI器件的影响非常小，另外FD-SOI器件源漏极很薄的结深可以减小源漏极耗尽层横向扩散的宽度，从而有效的抑制短沟道效应，FD-SOI器件被广泛应用于纳米级工艺。
FD-SOI除了可以改善浮体效应和短沟道效应外，还具有许多其他方面的优点，包括具有独特的背面偏置能力，低的电源电压（最小的电源电压接近阈值电压，可以达到0.4V），低的漏电流，低的寄生电容，强的抵御辐射的能力，强的晶体管匹配特性和高的器件工作速度等。这些优点使FD-SOI被应用在智能手机处理器、自动驾驶芯片、物联网芯片、通讯收发器和汽车电子等应用。
FD-SOI工艺流程
FD-SOI的工艺技术与MOSFET平面工艺制程是兼容的，FD-SOI的工艺技术的前段工艺制程采用了先栅HKMG和应变硅技术，后段依然是大马士革结构的铜制程。
1.SOI衬底制备。
2.淀积SiO2和Si3N4，并通过光刻和刻蚀形成STI；
3.通过HDP CVD淀积SiO2，然后通过CMP平坦化；
4.去除SiO2和Si3N4，并通过光刻和离子注入形成NW和PW；
5.通过光刻和刻蚀，去除NW和PW接触的氧化埋层；
6.通过选择性外延生长PW和NW的接触区；
7.淀积SiON，HfSiON，La2O3和TiN金属覆盖层；
8.通过光刻和刻蚀去除PMOS区域的栅介质层；
9.淀积SiON，HfSiON，Al2O3和TiN金属覆盖层，并通过光刻和刻蚀去除NMOS区域二次淀积的栅介质层；
10.淀积多晶硅栅极。
11.通过LPCVD淀积SiO2和SiON硬掩膜版层；
12.通过光刻和刻蚀形成硬掩膜版层；
13.通过刻蚀形成栅极；
14.淀积SiO2和Si3N4，并通过刻蚀形成隔离侧墙；
15.通过光刻和离子注入形成LDD结构；
16.淀积SiO2，Si3N4和SiO2，并通过刻蚀形成第二重隔离侧墙；
17.利用LPCVD淀积一层的SiO2氧化层，作为SiGe外延生长的阻挡层；
18.通过光刻和刻蚀，去除NMOS区域的SiO2氧化层。再通过选择性回刻技术刻蚀硅衬底，在n有源区形成凹槽；
19.通过外延生长形成应变硅材料SiC的n型有源区；
20.利用LPCVD淀积一层的SiO2氧化层，作为SiGe外延生长的阻挡层；
21.通过光刻和刻蚀，去除PMOS区域的SiO2氧化层。再通过选择性回刻技术刻蚀硅衬底，在p有源区形成凹槽；
22.通过外延生长形成应变硅材料SiGe的p型有源区；
23.形成Salicide。
FD-SOI工艺技术是利用外延生长技术使源和漏有源区凸起，同时进行源和漏掺杂，因为FD-SOI的有源区厚度很薄，通过外延生长技术使源和漏有源区凸起，可以增加有源区的厚度和表面积，从而形成更厚的Salicide，减小源和漏的接触电阻。在PMOS源和漏有源区外延生长SiGe应变材料和在NMOS源和漏区外延生长SiC应变材料可以在器件沟道产生应力，提高载流子速度，最终提高FD-SOI器件的速度。
相关内容
《【半导体先进工艺制程技术系列】应变硅工艺技术》
《【半导体先进工艺制程技术系列】HKMG工艺技术（上）》
《【半导体先进工艺制程技术系列】HKMG工艺技术（下）》
《【半导体先进工艺制程技术系列】SOI技术（上）》
《【半导体先进工艺制程技术系列】SOI技术（中）》
【半导体先进工艺制程技术系列】SOI技术（下）相关推荐
- 【半导体先进工艺制程技术系列】SOI技术（上）
SOI技术简介 20世纪80年代,研究人员利用在衬底和表面硅薄层之间嵌入一层绝缘层材料,研发出新的绝缘体上硅(SOI)材料,SOI材料的结构是表面硅薄层–二氧化硅绝缘层材料–硅衬底,集成电路制造在表面 ...
- 【半导体先进工艺制程技术系列】SOI技术（中）
SOI技术简介.SIMOX技术.BESOI技术.Smart-Cut技术详见: <[半导体先进工艺制程技术系列]SOI技术(上)> PD-SOI技术 根据顶层硅薄膜的厚度和器件工作时耗尽层的 ...
- 【半导体先进工艺制程技术系列】FinFET和UTB-SOI简介
有两种途径可以实现工艺特征尺寸进入到小于25nm工艺制程: 一种是采用三维立体型结构的FinFET晶体管代替平面结构的MOSFET作为集成电路的晶体管.FinFET晶体管凸起的沟道区域是一个被三面栅极 ...
- 【半导体先进工艺制程技术系列】HKMG工艺技术（下）
HKMG工艺技术基础知识及金属嵌入多晶硅栅工艺流程详见<[半导体先进工艺制程技术系列]HKMG工艺技术(上)>. 金属替代栅级工艺流程 PMOS的有源区是SiGe应变材料,利用应变材料Si ...
- 【半导体先进工艺制程技术系列】HKMG工艺技术（上）
HKMG工艺技术简介 随着器件尺寸不断缩小到45nm及以下工艺技术,栅极介质层SiON的厚度降低到2nm以下,为了改善栅极泄漏电流,半导体业界利用高K介质材料HfO2和HfSiON取代SiON作为栅氧 ...
- 【半导体先进工艺制程技术系列】STI应力效应（LOD效应）
LOD效应 对于利用STI作隔离的深亚微米CMOS工艺制程技术,STI沟槽中填充的是隔离介质氧化物,由于硅衬底和隔离介质氧化物的热力膨胀系数不同,导致STI会产生压应力挤压邻近MOS的有源区,引起器件 ...
- 【半导体先进工艺制程技术系列】应变硅工艺技术
应变硅技术概况 应变硅技术是指通过应变材料产生应力,并把应力引向器件的沟道,改变沟道中硅材料的导带或者价带的能带结构,可以通过合理的器件设计来获得合适的应力方向从而减小能带谷内.谷间散射概率以及载流子 ...
- 【半导体先进工艺制程技术系列】FinFET工艺流程
1.硅衬底制备: 2.淀积SiO2和Si3N4作为硬掩膜版: 3.淀积多晶硅辅助层: 4.通过光刻和刻蚀形成硬掩膜版辅助层: 5.淀积SiO2:通过控制淀积时间来控制SiO2的厚度,从而控制Fin的宽 ...
- 【半导体先进工艺制程技术系列】漏致势垒降低效应
短沟道效应 当MOS晶体管的沟道长度小到可以和漏结及源结的耗尽层厚度相比拟时,会出现一些不同于长沟道MOS管特性的现象,统称为短沟道效应,它们归因于在沟道区出现二维的电势分布以及高电场. 对于短沟道器 ...
最新文章
- 三数之和（三数不重复）
- 使用VC++6.0创建MFC对话框程序
- 虚拟局域网vlan实验报告_网络交换机如何规划，VLAN原理介绍
- 货店管理(delphi+sqlserver)
- 一个程序员的水平能差到什么程度？
- Redis学习---Redis操作之String
- 5G 的 NSA 和 SA，到底是啥？
- MySQL内核月报 2014.09-MySQL· 捉虫动态·auto_increment
- ThinkPHP5旅游管理系统
- 如何从IP源地址角度，预防DDoS攻击？
- 机器学习之旅：支持向量机通俗导论（理解SVM的三层境界）
- SonarQube检测出的bug、漏洞以及异味的修复整理，最新java技术栈
- 如何打开控制面板（windows10)
- 设置gvim中横竖光标_VIM配置高亮光标所在行和所在列
- 动手学深度学习 PyTorch版-Day3
- sql求平均日活_SQL 统计日活、月活指标
- web自动化测试-第四讲： 三种时间等待
- HBase学习(四) HBase API操作
- java基础 day14数据安全，银行账户取款例子，synchronized()使用、面试题，死锁，线程安全
- 干货！最全羽毛球技术动态分解gif图